Gast
#1580557
Hallo Eagle-Nutzer, Ich möchte gerne in Layer 1 (Cu-TOP) unser Firmenlogo abbilden. Zu diesem Zweck habe ich das Logo bereits per ULP importiert und anschließend in ein Package gepackt! Das ganze habe ich dann noch etwas modifiziert und die Rundungen zu verbessern, ... Anschließend habe ich noch einen Rahmen im Layer tRestrict drumherum gezogen. --> Das Ergebnis kann man sich ganz gut ansehen! (sowohl in Eagle, als auch auf den fertigen PCBs). Im Anhang findet Ihr ein Screenshot des Packages. Mein Problem: --> Der Designrulecheck des Boards macht mich verrückt! Bei der Zeichnung des Logos im Package wurden sehr kleine / schmale "Wires" und "Rects" benutzt. Der Designrulecheck spuckt mir deshalb ca. 200 Warnungen alleine wegen dieses Logos aus! Diese Warnungen alle zu ignorieren bzw. zu billigen nervt mich bei jeder neuen Platine erneut. Meine Frage: Gibt es eine Möglichkeit den Designrulecheck für eine bestimmte Fläche auszuschalten? Hat Jemand sonstige Ideen? Vielen Dank im Voraus für eure Hilfe Viele Grüße Bushracer
