mikrocontroller.net

Forum: FPGA, VHDL & Co. Spartan3A-DSP - DCM mit 320MHZ


Autor: Andreas B. (loopy83)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo zusammen,

ich habe einen 160MHz Eingangstakt, auf dem synchron Daten am FPGA 
angelegt werden. Diese Daten kommen im DDR Format, also an der 
steigenden und an der fallenden Flanke liegen gültige Daten an.

Nun möchte ich überprüfen, ob die erwarteten Daten auch am FPGA 
anliegen.
Wenn ich nun mit Chipscope auf den Eingangstakt sample, erhalte ich ja 
nur die Datenwerte auf der steigenden ODER fallenden Flanke.

Kann ich den Eingangstakt mit Hilfe eines DCM verdoppeln und so die 
steigende UND fallende FLanke abtasten? Daraus würde sich ein Sampletakt 
von 320MHz ergeben. Ist das noch zu schaffen, oder liegt das schon in 
einem Bereich, in dem eine genaue Abtastung mit Chipscope nicht mehr 
möglich ist?

VIELEN DANK!

MfG Andi

Autor: Duke Scarring (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Dafür gibt es die IDDR-Eingänge am FPGA. Dann brauchst Du am Chipscope 
doppelt so viele Anschlüsse.

Duke

Autor: Joko (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
wenn Du die Daten mit ChipScope 'einfangen' willst, dann
mußt Du auch an ChipScope's BlockRAM Setup und Hold einhalten.

Das wiederum bedeutet, daß es besser ist, die Daten direkt mit
den DDR-IOB-FFs zu 'capturen' und DEREN Ausgänge mit ChipScope
zu anzusehen.

ChipScope 'sieht' dann einen doppelt so breiten Datenbus der weiterhin 
mit 160 MHz (dann aber SDR) 'läuft'

Gruß
Jochen

Autor: Andreas B. (loopy83)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

ja die IDDR2 Eingänge verwende ich, ich möchte aber noch davor das 
Datensignal erfassen. Quasi den Datenstrom direkt hinter dem IBUFDS 
absamplen.

DANKE!

MfG Andi

Autor: Andreas Bergmann (Firma: www.collion.de) (bergy) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo Andres,

die Frage ist zu welchem Zeitpunkt Du deine Daten sampeln willst, oder 
es geschieht.
Wenn Du nicht die IFF oder IDDR zuhilfenimmst, dann hast Du neben der 
Inputpropagation auch noch ein nicht definiertes Inputdelay bis zum 
Blockram zu verdauen. Die Datenblätter und Software verrät Dir nämlich 
nur das maximale Delay, mitnichten das tatsächliche. Damit wird dann der 
Sinn der Aktion dann zweifelhaft???

Je nach FPGA Familie existieren noch weitere Möglichkeiten (über 
IO-Intellegenz oder mittels IP+Constraints in der Fabric), das Auge 
deiner Daten genauer zu begutachten.
Die zu grunde liegenden Techniken werden u.a. bei DDR-Memories ohne DDR 
Unterstützung genutzt...


Gruß

Andreas Bergmann

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.