Forum: FPGA, VHDL & Co. Spartan3A-DSP - DCM mit 320MHZ


von Andreas B. (loopy83)


Lesenswert?

Hallo zusammen,

ich habe einen 160MHz Eingangstakt, auf dem synchron Daten am FPGA 
angelegt werden. Diese Daten kommen im DDR Format, also an der 
steigenden und an der fallenden Flanke liegen gültige Daten an.

Nun möchte ich überprüfen, ob die erwarteten Daten auch am FPGA 
anliegen.
Wenn ich nun mit Chipscope auf den Eingangstakt sample, erhalte ich ja 
nur die Datenwerte auf der steigenden ODER fallenden Flanke.

Kann ich den Eingangstakt mit Hilfe eines DCM verdoppeln und so die 
steigende UND fallende FLanke abtasten? Daraus würde sich ein Sampletakt 
von 320MHz ergeben. Ist das noch zu schaffen, oder liegt das schon in 
einem Bereich, in dem eine genaue Abtastung mit Chipscope nicht mehr 
möglich ist?

VIELEN DANK!

MfG Andi

von Duke Scarring (Gast)


Lesenswert?

Dafür gibt es die IDDR-Eingänge am FPGA. Dann brauchst Du am Chipscope 
doppelt so viele Anschlüsse.

Duke

von Joko (Gast)


Lesenswert?

wenn Du die Daten mit ChipScope 'einfangen' willst, dann
mußt Du auch an ChipScope's BlockRAM Setup und Hold einhalten.

Das wiederum bedeutet, daß es besser ist, die Daten direkt mit
den DDR-IOB-FFs zu 'capturen' und DEREN Ausgänge mit ChipScope
zu anzusehen.

ChipScope 'sieht' dann einen doppelt so breiten Datenbus der weiterhin 
mit 160 MHz (dann aber SDR) 'läuft'

Gruß
Jochen

von Andreas B. (loopy83)


Lesenswert?

Hallo,

ja die IDDR2 Eingänge verwende ich, ich möchte aber noch davor das 
Datensignal erfassen. Quasi den Datenstrom direkt hinter dem IBUFDS 
absamplen.

DANKE!

MfG Andi

von Andreas B. (Firma: www.collion.de) (bergy) Benutzerseite


Lesenswert?

Hallo Andres,

die Frage ist zu welchem Zeitpunkt Du deine Daten sampeln willst, oder 
es geschieht.
Wenn Du nicht die IFF oder IDDR zuhilfenimmst, dann hast Du neben der 
Inputpropagation auch noch ein nicht definiertes Inputdelay bis zum 
Blockram zu verdauen. Die Datenblätter und Software verrät Dir nämlich 
nur das maximale Delay, mitnichten das tatsächliche. Damit wird dann der 
Sinn der Aktion dann zweifelhaft???

Je nach FPGA Familie existieren noch weitere Möglichkeiten (über 
IO-Intellegenz oder mittels IP+Constraints in der Fabric), das Auge 
deiner Daten genauer zu begutachten.
Die zu grunde liegenden Techniken werden u.a. bei DDR-Memories ohne DDR 
Unterstützung genutzt...


Gruß

Andreas Bergmann

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.