Schleife in ModelSim

[Thomas T. (knibbel)]

Hallo,

ich lerne seit ein paar Tagen mehr oder weniger intensiv VHDL und bin 
jetzt beim Simulieren angelangt.

Um Eingangssignale zuzuweisen habe ich bisher folgendes verwendet:

     input <= "0000";
     wait for 100 ns;
     input <= "0001";
     wait for 100 ns;
     input <= "0010";
     wait for 100 ns;
     input <= "0011";
     wait for 100 ns;

     und so weiter...

Ich wollte obiges jetzt in einer Schleife abbilden und habe es hiermit 
versucht:

     for i in 0 to 15 loop
        input <= to_unsigned(i, 4);
        wait for 100 ns;
     end loop;

Das klappt aber so nicht. ModelSim beschwert sich immer beim 
"to_unsigned" und ich habe keine Ahnung warum? Gibt es irgendwo im Netz 
Muster-Testbenches, wo man sich solche Konstrukte abgucken kann?

Gruß,
Thomas

[Christian R. (supachris)]

Die Schleifenvariable kann man dafür nicht hernehmen. Du brauchst noch 
eine extra Zähl-Variable, die du selbst inkrementierst.

[Thomas T. (knibbel)]

Also in etwa so:

process
     variable mytest : std_logic_vector (3 downto 0);

     begin

          mytest := "0000";

          for i in 0 to 15 loop
               input <= mytest;
               mytest := mytest + 1;
               wait for 100 ns;
          end loop;

ModelSim übersetzt es jetzt problemlos und die Simulation funktioniert 
auch. Vielen Dank, Christian, für den Tipp.

Ich lasse die eine Frage aber noch offen: Gibt es im Netz Seiten, wo ich 
derartiges nachschlagen kann?

Gruß,
Thomas

[berndl (Gast)]

Thomas T. schrieb:
> Ich lasse die eine Frage aber noch offen: Gibt es im Netz Seiten, wo ich
> derartiges nachschlagen kann?

www.mikrocontroller.net?   :o)

[cpt (Gast)]

Hallo zusammen!

Also eigentlich sollte man die Variable nutzen können...
Vielleicht ist dein Signal ein std_logic_vector?
Dann müsstest du:
input <= std_logic_vector(to_unsigned(i, 4));
benutzen.
Oder du hast use ieee.numeric_std.all vergessen oder sonst irgendwas.
Hilfreich wäre die Fehlermeldung gewesen :-)

Nun ja aber anscheinend hat sich das ja auch erledigt.

Grüße
Cpt

[Thomas T. (knibbel)]

@Cpt:
Danke, das war genau das, was ich gesucht habe. Ieee.numeric_std.all war 
bereits eingebunden, jedoch muss ich das Ganze wohl erst in einen Vektor 
wandeln, bevor ich es zuweisen kann.

So sieht die Schleife jetzt aus, ohne das ModelSim sich beschwert:

     for i in 0 to 15 loop
          input <= std_logic_vector(to_unsigned(i, 4));
          wait for 100 ns;
     end loop;

@berndl:
Nö, www.mikrocontroller.net hat diesbezüglich nicht so viele Infos ...

Gruß,
Thomas

[cpt (Gast)]

Hi Thomas!

Gut das es jetzt läuft. Grundsätzlich kannst du hier sehen, daß VHDL 
eben eine sehr stark typisierte Sprache ist. Du kannst immer nur gleiche 
Typen zuweisen oder musst eben entsprechend umwandeln. Ist am Anfang 
etwas stressig aber spätestens wenn es an vorzeichenbehaftete 
mathematische Operationen geht wirklich ein Vorteil.

Viele Grüße

Cpt

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

> spätestens wenn es an vorzeichenbehaftete
> mathematische Operationen geht wirklich ein Vorteil.
Und spätestens dann sollte auch klar sein, dass mit Vektoren nicht 
gerechnet werden sollte. Sowas ist prinzipiell schlecht:

      variable mytest : std_logic_vector (3 downto 0);
            mytest := mytest + 1;

Denn was kommt denn hier raus:

      variable a : std_logic_vector (3 downto 0);
      variable b : std_logic_vector (3 downto 0);
      variable c : std_logic_vector (3 downto 0);
             a := "1111";
             b := "1111";
             c := a*b;

ist c jetzt "11100001" (unsigned: 15 mal 15 = 225)
oder        "00000001" (signed:   -1 mal -1 = 1)?

[D. I. (Gast)]

Lothar Miller schrieb:

>              a := "1111";
>              b := "1111";
>              c := a*b;
>
> ist c jetzt "11100001" (unsigned: 15 mal 15 = 225)
> oder        "00000001" (signed:   -1 mal -1 = 1)?

Weder noch wenn c 4 bits breit ist :x

[Thomas T. (knibbel)]

Was bedeutet, dass wenn man obiges unbedingt mit einer zusätzlichen 
Variable abbilden will, dann so:

variable mytest : unsigned (3 downto 0);

begin

     mytest := to_unsigned(0,4);

     for i in 0 to 15 loop
          input <= std_logic_vector(mytest);
          mytest := mytest + 1;
          wait for 100 ns;
     end loop;

Rechnen also nie mit den Vektoren, sondern nur mit signed und unsigned, 
je nach Anwendung. Und erst bei der Signalzuweisung in den Logikvektor 
wandeln. Werde ich mir merken ... :-)

Gruß,
Thomas

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Christopher D. schrieb:
> Weder noch wenn c 4 bits breit ist :x
Sch.....lagskaputt :-/