Problem bei Funktionsaufruf mit std_logic_vector

[Matthias G. (mgottke)]

Bei mir tritt im Zusammenhang mit einem Funktionsaufrufe und der 
Übergabe einer Konstanten als std_logic_vector ein Problem auf. 
Innerhalb der Funktion will ich im std_logic_vector die erste 
(niederwertigste) Position ermitteln, an der eine '1' steht.

Beispiel:

constant bitmask_7_bit  : std_logic_vector (6 downto 0) := "0000111";

Hier wäre die Position somit 0.

Dazu mal ein Auszug aus der Funktion:

   function xyz
   (
      ...
      bitmask   : std_logic_vector;
      ...
   )  return ...
      ...
      constant BITMASK_LENGTH  : integer := bitmask'length; 
      variable bitmask_pos    : integer;
      ...
   begin
      ...
      for i in BITMASK_LENGTH - 1 downto 0 loop
         if bitmask(i) = '1' then
            bitmask_pos := i;
         end if;
      end loop;
      ...
   end xyz;

Die Funktion liefert in Abhängigkeit der Art des Aufrufes 
unterschiedliche Ergebnisse.

-- Aufrufvariante 1:
xyz_result <= xyz(... , "0000111", ...);

-- Aufrufvariante 2:
xyz_result <= xyz(... , bitmask_7_bit, ...);

In der ersten Variante ermittelt die Funktion nach Schleifenaustritt für 
bitmask_pos die 4 bei der zweiten Variante die 0. Hier wird einfach die 
Reihenfolge unterschiedlich interpretiert. Einmal ist bitmask(6) eine 
'1' beim anderen mal eine '0'.
Interessant ist zudem, dass Modelsim, wenn man beim durchsteppen mit der 
Maus auf bitmask zeigt, beide male 0000111 anzeigt und nicht das eine 
mal 1110000.

Wie kann ich denn dieses Problem umgehen?

[Duke Scarring (Gast)]

Eventuell so:
[vhdl]
  for i in bitmask'range loop

-- statt so
--for i in BITMASK_LENGTH - 1 downto 0 loop
[vhdl]

Bei "0000111" ist möglicherweise die Reihenfolge andersrum :-?

Duke

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Wenn ein Bitvektor nicht constrained ist, dann ist dessen Bitreihenfolge
(0 to ...). Und wenn du dann deinen Vektor darüber gibst, ist das Bit 0 
auf einmal das höchstwertige.

Das hatten wir schonmal im 
Beitrag "Ein kleines Problem mit VHDL"

[Matthias G. (mgottke)]

Danke für die Tips, ich hatte jetzt zwei Lösungsansätze die sicherlich 
beide gehen. Aber ich habe nur die 2. genommen.
1. Ansatz: mit bitmask'ascending feststellen ob steigender oder 
fallender Index vorliegt und dann die Schleife entweder mit
   for i in bitmask'range loop
oder mit
   for i in bitmask'reverse_range loop
laufen lassen.
2. Ansatz: Eine zusätzliche Variable definieren
   variable v_bitmask : std_logic_vector(bitmask'length-1 downto 0);
dann
   v_bitmask := bitmask;
Bei v_bitmask ist ja der Index immer fallend dann geht auch die Schleife
   for i in v_bitmask'length - 1 downto 0 loop
oder alternativ auch so:
   for i in v_bitmask'range loop