Hallo! Ich bin grad dabei ein FPGA Board für einen Spartan-3E zu stricken und wollte die Spannungen mit einem TPS75003 erzeugen. Vielleicht ist das hier das falsche Forum für meine Fragen, aber ich vermute hier hat am ehesten jemand damit Erfahrung ;) Im Datenblatt steh was davon, dass die DC Wandler mit Induktivitäten von 4.7µH bis 47µH arbeiten. Wenn ich die minimale Induktivität ausgerechnet habe, kann ich dann beliebige größere Induktivitäten einsetzen, solange die Strombelastbarkeit beachtet wird? Da ich schon 3.3V zur Verfügung habe, wollte ich einen der DC Wandler nur dazu benutzen, den nach Datenblatt verlangten (langsamen) Spannungsanstieg zu erzeugen und die anderen Spannungen sequentiell zuzuschalten. Wenn ich in dieser Konfiguration den maximalen Strom an der Schottkydiode ausrechne komme ich auf Null. Das macht ja auch Sinn, weil sie im Betrieb nicht gebraucht wird. Was ist aber in der "Soft-Start" Phase? Kann ich bei Uin=Uout die Beispielapplikation noch weiter vereinfachen? Ich würde mich über jede Anregung freuen! Viele Grüße Max
Ich hab ein Design mit dem TPS75003 für den XC3S1600E, allerdings macht der da 1.2V und 2.5V (+DDR-RAM), die 3.3V kommen schon aus dem Hauptnetzteil. Ich habe grob die maximal denkbaren Ströme genommen und dann einfach die uHs passend gerundet (wurde 4.7uH für die 2.5V und 15uH für die 1.2V). Im realen Einsatz habe ich dann gemerkt, dass die geschätzten Ströme völlig überschätzt waren, beide Schienen ziehen weniger als 250mA, obwohl das FPGA so 60% voll ist und ein Grossteil inkl. DDR-IO mit 130MHz läuft). Wahrscheinlich wären zwei Low-Drop-Regler auch völlig ausreichend gewesen. War also irgendwie alles völlig überdimensioniert und unkritisch... > den nach Datenblatt verlangten (langsamen) Spannungsanstieg Beim 3E? Meinst du die min. 200us aus Tabelle 74? Halte ich eher für ein akademisches Problem, wenn noch ein paar 100uF zur Siebung in der Schaltung rumlaufen. Oder gibts da ne App(note) dafür, wo das thematisiert wird (wie zB. das Sequencing bei älteren FPGAs)? Ansonsten habe ich mich streng an den Satz auf S.111 gehalten: "Because the three FPGA supply inputs must be valid to release the POR reset and can be supplied in any order, there are no FPGA-specific voltage sequencing requirements.". D.h. es gibt nur je einen C für den Soft-Startup gegen Einschaltspitzen, ansonsten aber keine Sequencing-Vorkehrungen. Bislang ist da auch nichts aufgefallen und es gibt einige tausend Exemplare der Schaltung...
Hey, vielen Dank für deine Antwort! >Beim 3E? Meinst du die min. 200us aus Tabelle 74? Ja, genau von denen rede ich. An sich hatte ich den gleichen Gedanken wie du - wenn eh noch ne der ein oder andere Kondensator davor sitzt erledigt sich das von allein. Nur wenn ich den TPS75003 sowieso einsetze, könnte ich mit einem der DC Wandler die Rampe und das "Sequenzing" erzeugen (siehe unten), sonst würde einer der 3 Regler offen bleiben. Übrigens habe ich bis jetzt auch mit erheblich höheren Strömen gerechnet, obwohl ich "nur" einen 1200E bei 50MHz laufen lasse. Ich dachte auch das die Einschaltreihenfolge für mich egal wäre, aber ich hab gesehen das Vcint vor Vcaux kommen muss, wenn der HSWAP pull-up benutzt wird - und das will ich machen :) Viele Grüße!
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.