Simualtion funktioniert nicht

Max Gast 06.03.2010 10:22 #1623405

Lesenswert?

•

Hallo, ich unternehme grad meine ersten Gehversuche in VHDL und habe ein 
einfachen Programm geschrieben, das einen 1-aus-4 MUX modellieren soll. 
Leider bekomme ich in der Simulation mit Xilinx ISE nur lauter u's als 
Ergebnis. Hier mein Code:

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity MUX4 is
    Port ( S : in  STD_LOGIC_VECTOR (1 downto 0);
           E : in  STD_LOGIC_VECTOR (3 downto 0);
           Y : out  STD_LOGIC);
end MUX4;
architecture Behavioral of MUX4 is
  Y <=   E(0) when S="00" else
      E(1) when S="01" else
      E(2) when S="10" else
      E(3) when S="11";
end Behavioral;


Vielleicht kann jemand helfen?

Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden

Max Gast 06.03.2010 10:37 #1623420

Lesenswert?

•

▲
▼

Ok, hat sich geklärt. Bedienfehler

Antwort Zitieren Bearbeiten Löschen Beitrag melden

Simualtion funktioniert nicht

Antwort schreiben