mikrocontroller.net

Forum: FPGA, VHDL & Co. Frage zu Lauflicht


Autor: Martin (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo an alle,

Seit Freitag beschäftige ich mich mit VHDL und vesuche gerade mein 
erstes "Knight-Rider"-Lauflicht mit einem Ein-Aus-Schalter zu 
beschreiben
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.numeric_std.all;

entity lauflicht is
port (
  clk   : in STD_LOGIC;
  enable : in STD_LOGIC;
  leds  : out STD_LOGIC_VECTOR(7 downto 0)
);
end lauflicht;

architecture BEHAVIOUR of lauflicht is

signal direction : std_logic := '0';
signal shiftreg : std_logic_vector (7 downto 0) := "00000000";

begin
process(clk, enable)
  begin
      if rising_edge(clk) then
        if enable = '1' then
         
          if shiftreg = "00000000" then
            shiftreg <= "00000001";
          end if;
          
            if direction = '0' then
              shiftreg <= shiftreg(6 downto 0) & '0';
              if shiftreg = "01000000" then
                direction <= '1';
              end if;  
            else
              shiftreg <= '0' & shiftreg(7 downto 1);
              if shiftreg = "00000010" then
                direction <= '0';
              end if;
            end if; 
          else
            shiftreg <= "00000000";
            direction <= '0';
          end if;
           
          end if;
   end process;
   
   leds <= shiftreg;
end BEHAVIOUR;

Das Problem liegt, wenn enable 0 ist und dadurch das Schieberegister auf 
0 gesetzt wird. Denn wenn Enable auf 1 geht, wird das Scheiberegister 
nicht auf 1 gesetzt.

Ich weiß, dass bei Signalen die Signalzuweisung erst zu Ende des 
Prozesses erfolgt.

Ich hoffe es kann mir wer helfen.

Danke im Voraus
lg Martin

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
> Ich weiß, dass bei Signalen die Signalzuweisung erst zu Ende des
> Prozesses erfolgt.
Wenn du es weißt, warum nutzt du das nicht aus?
      if rising_edge(clk) then
        if enable = '1' then
--          if shiftreg = "00000000" then  --- hier raus....
--            shiftreg <= "00000001";
--          end if;
            if direction = '0' then
              shiftreg <= shiftreg(6 downto 0) & '0';
              if shiftreg = "01000000" then
                direction <= '1';
              end if;  
            else
              shiftreg <= '0' & shiftreg(7 downto 1);
              if shiftreg = "00000010" then
                direction <= '0';
              end if;
            end if; 
            if shiftreg = "00000000" then  --- ...und hier rein, denn die letzte Zuweisung gewinnt....................
              shiftreg <= "00000001";
            end if;
          else
            shiftreg <= "00000000";
            direction <= '0';
          end if;
      end if;

Autor: Martin (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Danke für die schnelle Hilfe!

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.