Mit Modelsim und deinem Code bekomme ich gleich mal:
1 | # ** Failure: (vsim-3344) Signal 'y' has multiple drivers but is not a resolved signal.
|
Ok, in logik.vhd aus dem Y(0) ein Y(1) gemacht, dann sagt er:
1 | # ** Error: logik_tb.vhd(19): near "in": expecting "STRING" or "IDENTIFIER"
|
2 | # ** Error: logik_tb.vhd(20): near "out": expecting "STRING" or "IDENTIFIER"
|
Und tatsächlich, in der Zeile 19 und 20 ist ein Fehler, denn Signale
haben keine Richtung :
1 | -- signal E1 : in bit_vector (2 downto 0);
|
2 | -- signal Y1 : out bit_vector (1 downto 0);
|
3 | signal E1 : bit_vector (2 downto 0);
|
4 | signal Y1 : bit_vector (1 downto 0);
|
Und kaum ist das korrigiert, läuft alles wie geschmiert... ;-)
BTW:
1 | for all: logik use entity work.logik(behaviour);
|
Diese Zeile kannst du dir sparen.