Quelle mit variablem Takt

[Schnulle (Gast)]

Ich möchte die Daten einer Quelle in einem FPGA bearbeiten und wieder 
ausgeben. Das komplette Design wird mit dem Takt der Quelle gespeist.

Nun ist es leider so, dass der Takt der Quelle variabel ist. Wechselt 
die Quelle also ihren Betriebsmodus, ändert sich auch der Takt. Was 
während dem Taktwechsel so geschieht weiss ich nicht und ist auch nicht 
dokumentiert.

Wie geht man damit um? Ich möchte vermeiden dass mein Design im FPGA 
aufgrund der Taktänderung (evtl. korrumpierter Takt, Spikes, Glitches?) 
nicht mehr zuverlässig läuft.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

> Wie geht man damit um?
Die Holzhammermethode: Augen zu und durch...  :-o
Das geht erstaunlich oft gut.

> Wie geht man damit um?
Prinzipiell wirst du zuerst das Kapitel Taktverteilung im Datenblatt 
genauestens durklappern müssen. Und dann am besten eine Möglichkeit 
finden, dein Design während des Taktwechsels in einen Resetzustand zu 
halten.

> (evtl. korrumpierter Takt, Spikes, Glitches?)
Was dein FPGA dann macht, das findest du nicht mal im Datenblatt, das 
kann dir keiner sagen.

> Das komplette Design wird mit dem Takt der Quelle gespeist.
Mal als Konterfrage: welche Taktfrequenzen hast du da?

[Schnulle (Gast)]

Der Takt liegt im Bereich bis etwa 60MHz.

Hmm, vor dem Umschalten in den Reset gehen wäre eine Möglichkeit. Gut, 
dass mir das bekannt ist... wäre doof wenn nicht.

[iulius (Gast)]

wenn du weißt das ein solcher Wechsel stattfindet kannst du auch (je 
nach designgröße) sämtliche enableeingänge der FFs für diese zeit 
abschalten.

Sinnvoller wäre wohl aber den takt gleich woanders her zu beziehen und 
lediglich die Kommunikation mit dem anderen chip so zu lösen.

lieber einen sauberen taktübergang irgentwo im design, das ist weit 
weniger hexenwerk als wechselnde takte.