Thema Codeanalyse und VHDL: Was gibt es denn für VHDL an Möglichkeiten den Code automatisch zu analysieren um die Qualität zu erhöhen? Für C (C++) z.B. gibt es die statische Codeanalyse. Was verwendet Ihr und wie sind die Werkzeuge und die Ergebnisse einzuschätzen? An euren Erfahrung wäre ich sehr interessiert.
Matthias G. schrieb: > Was verwendet Ihr und wie sind die Werkzeuge und die Ergebnisse > einzuschätzen? Es gibt Werkzeuge verschiedener Hersteller. Manche beschränken sich auf reines linting des Quellcodes, so wie ein typischer C-Linter das machen würde, andere überprüfen auch Designrules anhand vorgegebener oder selbstgeschriebener Tests. Beispiele: Sind in den Pfaden zwischen zwei Clock Domains geeignete Synchronisierungsschaltkreise eingefügt worden? Werden sehr große (oberhalb einer definierbaren Grenze) Multiplexerstrukturen verwendet? Werden Namensregeln eingehalten? -- Marcus
Marcus Harnisch schrieb:
> Es gibt Werkzeuge verschiedener Hersteller.
Kannst Du da mal ein Beispiel nennen und möglichst auch Deine
Erfahrungen mit diesem(n) Tools?
Und wie brauchbar sind die Ergebnisse die man mit den Tools erzielt?
Matthias G. schrieb: > Kannst Du da mal ein Beispiel nennen und möglichst auch Deine > Erfahrungen mit diesem(n) Tools? Unter einigen anderen: Synopsys Leda, Novas nLint (die Firma heißt mittlerweile Springsoft und nLint scheint zum Teil durch nAnalyzer ersetzt worden zu sein). Es gab da vor langer Zeit auch mal Surelint (lange vorbei) und Teraform, das einen etwas anderen Schwepunkt hatte. > Und wie brauchbar sind die Ergebnisse die man mit den Tools erzielt? Das hängt von Deinen Erwartungen ab. Ich fand's sehr brauchbar. -- Marcus
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.