mikrocontroller.net

Forum: Mikrocontroller und Digitale Elektronik LVDS DDR => SDR Wandler gesucht


Autor: Andreas B. (loopy83)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

ich habe das Problem, dass ich mit einem Spartan 3A DSP und einem 160MHz 
DDR LVDS Signal die 3.125ns Offset IN nicht einhalten kann, da der Takt 
ja effektiv 320MHz ist.

Nun gibt es ja den Baustein IDDR2, der aus einem DDR Signal zwei SDR 
Signale erzeugt.

Gibt es einen solchen Baustein auch als externes Device, dass ich dann 
wirklich nur noch zwei 160MHz Signale mit 160MHz einlesen muss und damit 
einen Offset IN von nur 6.25ns habe?

Oder habt ihr eine andere Idee, wie ich dieses Manko lösen könnte?

Wobei ich wohl davon ausgehen muss, dass ein Offset IN von 3,125ns im 
Spartan3 keinen Sinn mehr macht.

Vielen Dank!

MfG Andi

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@  Andreas B. (loopy83)

>ich habe das Problem, dass ich mit einem Spartan 3A DSP und einem 160MHz
>DDR LVDS Signal die 3.125ns Offset IN nicht einhalten kann, da der Takt
>ja effektiv 320MHz ist.

Das ist sportlich, aber AFAIK machbar. Warum kannst du die nicht 
einhalten? Mit den IDDR2 sollte das doch passen.

>Gibt es einen solchen Baustein auch als externes Device, dass ich dann
>wirklich nur noch zwei 160MHz Signale mit 160MHz einlesen muss und damit
>einen Offset IN von nur 6.25ns habe?

Sinnlos, das wird auch nit wirklich besser als die vollintegrierte 
Lösung.

>Wobei ich wohl davon ausgehen muss, dass ein Offset IN von 3,125ns im
>Spartan3 keinen Sinn mehr macht.

Warum? 320 Mbit/s kann man mit Spartan 3 direkt einlasen. Es gibt 
darüber diverse Application notes von Xilinx.

MFG
Falk

Autor: Christian R. (supachris)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Bei Xilinx gibts sogar eine Appnote, wie man 666MBit/s mit den IDDR im 
Spartan 3 einliest. 
http://www.xilinx.com/support/documentation/applic... 
Also muss das mit den 160MHz auch klappen. Da muss irgendwo anders noch 
was sein. Oder aber du hast nach den IDDR noch lange kombinatorische 
Pfade. Bei solchen Datenraten kann man ja höchstens noch eine 
kombinatorische Stufe zwischen 2 Registern benutzen....

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@  Christian R. (supachris)

>Bei Xilinx gibts sogar eine Appnote, wie man 666MBit/s mit den IDDR im
>Spartan 3 einliest.

Welch teuflisches Vorhaben . . . ;-)

Autor: Andreas B. (loopy83)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ich werde mir die App-note mal anschauen und versuche mal die 
Designfiles zu verstehen. Auf den ersten Blick sieht es in meinen Augen 
irgendwie kompliziert aus :)

DANKE, Andi

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.