Forum: FPGA, VHDL & Co. MIG: DDR2 an Spartan-3AN


von Thi L. (flothi)


Lesenswert?

Hi!

Ich versuch gerade, mit einem Spartan-3AN und MIG v 3.3 (ISE 11.4) den 
auf dem Starterkit vorhandenen DDR2-Speicher von Micron anzusprechen. 
Nachdem ich den MIG Userguide gelesen hab (und die Abweichungen in den 
Menüs zuhauf gefunden habe), hatte ich auch (so dachte ich zumindest) 
einen Core erstellt und hab ihn testweise mal im ProjectNavigator 
geladen. Allerdings ging schon der Versuch, das ganze Implementieren zu 
lassen mehr als in die Hose; Fehler wie z.B.
1
ERROR:ConstraintSystem:59 - Constraint <INST
2
   "main_00/top0/controller0/rst_dqs_div_r" LOC = SLICE_X58Y80;>
3
   [mig_33/example_design/par/compatible_ucf/xc3s700a_fg484.ucf(667)]: INST
4
   "main_00/top0/controller0/rst_dqs_div_r" not found.  Please verify that:
5
   1. The specified design element actually exists in the original design.
6
   2. The specified object is spelled correctly in the constraint source file.
 häufen sich.

Hab ich nen Denkfehler wenn ich davon ausgehe, dass der Code eigentlich 
problemlos laufen müsste? Der richtige Prozessortyp ist jedenfalls 
ausgewählt.

Oder hab ich gerade nen massiven Denkfehler?

VG

von Duke Scarring (Gast)


Lesenswert?

Florian Th. schrieb:
> main_00/top0/controller0/rst_dqs_div_r

Möglicherweise hast Du Deine Instanziierung umbenannt, so daß sie nicht 
mehr zum .ucf-File passt.

Duke

von Thi L. (flothi)


Lesenswert?

Wenn ich das denn getan hätte wüsste ich ja, woran es liegt ;-)

Ich hab an den Namen überhaupt nichts verändert.

1. Erstellen im Core Generator
2. Öffnen im ProjectNavigator
3. Feststellen, dass es nicht funktioniert

Mehr Änderungen warens nicht gewesen...

VG

von Thi L. (flothi)


Angehängte Dateien:

Lesenswert?

So, es geht vorwärts; ich hab den Core erfolgreich in einem eigenen 
Projekt eingebunden, die entsprechenden Anschlüsse auch nach außen 
geführt und im ucf-File auf die entsprechenden Pegel eingestellt resp. 
die richtigen Pins (gem. UG des Starterkits) eingestellt.

In meiner VHDL-Datei wird die Initialisierung des Core gesteuert, 
realisiert ist das ganze in einer FSM. In der Simulation klappt das auch 
alles ohne Probleme, allerdings bleibt die LED, die ich als Anzeige für 
Inti-Done genommen habe, immer dunkel.

Im Anhang hab ich mal die vhd und die ucf-Datei angehängt, vielleicht 
hilft das einem von euch ja weiter - ich steh so langsam echt aufm 
Schlauch.

Achja, mit nem Oszilloskop hab ich geschaut, ob die Daten auch ankommen; 
zumindest den Speichertakt (133 MHz) konnte ich sowohl an clk sowie 
clk_n ausmachen, also das klappt zumindest schonmal.

Danke für eure Mühen

Florian

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.