Wie lange hält sich eine Gateladung

>20 Mosfets (BSS138) verbaut.

Die sind am Gate sehr empfindlich, was Überspannung betrifft. +-20V max. 
Das wird schnell beim berühren erreicht. Gehen danach recht oft hops.

'Kaputt' ist ein dehnbarer Begriff und keinesfalls binär ;-)

Es gab da mal einen Versuch, allerdings mit einem JFet und einem 
FolienCap am Gate. Der Versuch war allerdings die Entladung eines 
FolienCap zu messen. Ich erinnere mich an eine Entladung jenseits von 
einigen Monaten. Der Spannungsverlust am Cap war extrem klein.

>Eher an Kriechströmen auf der Experimentier-Platine.

Das klingt logisch.
Werde dort nochmal nachschauen.

>'Kaputt' ist ein dehnbarer Begriff und keinesfalls binär ;-)

Da hast du recht.
Sie lassen sich ein und aus schalten. Funktionieren also noch.
Wollte alle LEDs ohne Steuerung einschalten und schauen, wie mein 
Projekt dann aussieht.

Es ist nur etwas komisch, Dass alle außer 3 Stück extrem lange halten.

Die Grundlagen zu Fets sind bekannt.

- Überspannung zerstört die Fets
- Die Haltezeit lässt sich berechnen
etc.

Was mich wundet ist jedoch, dass 3 Stück aus der Reihe fallen.

Werde auf Kriechströme überprüfen. Das ist bei meinem Aufbau der 
wahrscheinlichste Grund.

> Werde auf Kriechströme überprüfen.

Wie machst du das? Der Strom, der das Gate in 3-5s von 3,4V auf die
Threshold-Spannung entlädt, liegt in der Größenordnung von 10-20pA. Das
entspricht einem Übergangswiderstand von 100-200GΩ. Messen kannst du das
kaum, sehen kannst du den dafür verantwortlichen Fingerabdruck auch
nicht, und wirkungsvoll reinigen kannst du die Platine wegen der
aufgelöteten Teile auch nicht.

Finde dich einfach damit ab, dass es so ist wie es ist :)

>Wie machst du das? Der Strom, der das Gate in 3-5s von 3,4V auf die
>Threshold-Spannung entlädt, liegt in der Größenordnung von 10-20pA. Das
>entspricht einem Übergangswiderstand von 100-200GΩ. Messen kannst du das
>kaum, sehen kannst du den dafür verantwortlichen Fingerabdruck auch
>nicht, und wirkungsvoll reinigen kannst du die Platine wegen der
>aufgelöteten Teile auch nicht.

Messen kann ich es nicht, da hast du recht.
Der Witz ist es, dass sich der Mosfet auf keiner Platine befindet.
Er "schwebt" ca. 1mm über einer Auflage, gehalten von 2 Drähten. Eines 
an Drain, eines an Source.
Vielleicht haben genau diese 3 Mosfets Kontakt mit der Unterlage und 
diese ist minimalst leitfähig.
Vielleicht habe ich auch einfach beim Löten etwas gefuscht. Ist nicht 
immer ganz einfach bei der Bauteilgröße.

Muss ich morgen mal schauen.

Hätte vielleicht vorher die Applikation erklären sollen.
Für die spätere Anwendung ist es auch trivial ob ich einen parasitären 
Widerstand habe oder nicht.

Ich habe als Demo unseren Auszubildenden eine LP aufbauen lassen, wo 
alle 4 Ausgänge eines 4011 an einer LED mit Vorwiderstand angeschlossen 
sind, und alle 8 Eingänge offen. Dann hat er mit der Hand um die LP 
rumgewedelt oder drauf geatmet - und war von den Socken! Anschaulicher 
kann man es nicht erklären, vorher habe ich ihn noch den Woiderstand bei 
10 pA und 5V ausrechnen lassen, das hat er hinbekommen, obwohl er sich 
wegen des Ergebnisses gewundert hat.
Ich benutze gerne den Komponententester am Oszilloskop, und bei FETs 
berühre ich einfach mehrfach das Gate und sehe die Kurve sich ändern, 
bei großen FETs bleibt die auf einem Zufallswert stehen, wegen der 
großen Gatekapazität.
Ein toller Test!

Es hängt vielleicht davon ab, ob der Widerstand zum Gate eher eine 
Mitkopplung oder eine Gegenkopplung bildet. Mitkopplung bedeutet, dass 
sich die Ladung nahezu endlos halten kann, ein Flipflop-Verhalten.

Ich überprüfe FETs auch meist, indem ich sie ans Lab-Netzteil mit
Strombegrenzung klemme und dann kurz das Gate mit der Pinzette auf-
oder entlade.  Wenn man das Aufladen von der Drainspannung aus
macht (also da die andere Hand dran ist), dann darf man aber nur
kurz drüber huschen, sonst entlädt sich der Gatekondensator durch
das Durchschalten des FETs gleich wieder.

faustian schrieb:
> Naja, aber heutzutage wird wohl jeglicher kapazitiv eingekoppelte Mist
> mit der Gatespannung Karussell fahren wenn man nicht gerade den
> Versuchsaufbau abschirmt....

Nö, zumindest nicht bei größeren FETs.  Die haben Gatekapazitäten
im unteren Nanofarad-Bereich, da passen schon ein paar Elektronen
drauf. ;-)  Wenn der Gateanschluss beim Test dann einfach in der
Luft hängt, koppelt da so wenig ein, dass die Ladung sich zumindest
mehrere Minuten hält.

Man sollte aber nicht unterschätzen, wie viel Ableitstrom so ein paar
Flussmittelreste ganz schnell zusammen bekommen.