Nios II Grundlagenfrage

Wo der Prozessor sein Codesegment herbekommt bestimmst du im Design. Wie 
der Code da reinkommt bestimmt die Quelle. Teilweise kann das z.B. in 
Internen Blockrams liegen die meist vorinitialisiert sind, oder im 
SDRAM/Flash den du selbst konfigurieren musst.

Kest schrieb:
> Wenn Dein Codesegment im SDRAM liegen soll, dann brauchst Du einen
> Bootloader, der nach der Konfiguration des FPGAs die Programmdaten aus
> dem Flash lädt und in den SDRAM kopiert.

Wenn Du den SOPC-Builder benutzt, dann heißt das Zauberwort "EPCS Serial 
Flash Controller". Der Resetvektor im NIOS muss dann nur noch auf dieses 
Modul gesetzt werden. ...

> Wird es dann
> automatisch gehändelt, dass die Konfiguration des FPGAs im EPCS nicht
> überschrieben wird?

Die Daten, bestehend aus FPGA-Image und NIOS-Code, werden vor dem 
Download in den Flash in einem File zusammengestellt. Ich vermute mal, 
dass es zu einer Fehlermeldung kommt wenn der Flash zu klein ist.

Spannender wird es wenn man über ein Firmwareupdate zu Laufzeiten durch 
den NIOS nachdenkt. Da muss man dann bei der Ablage eines zweiten 
FPGA-Images und des dazugehörigen Codes selbst sorge dafür tragen, dass 
das nicht schief geht.