Das war aber ziemlich knapp formuliert.
Ich habe mir den Vortrag auch angehört und das Skript gekauft. Erstens
ist das obige Schaltbild nicht komplett, zweitens ist es nicht fertig,
sondern ein erster Entwurf, die Platinen werden gerade gefertigt und
Bauteilwerte sind noch vorläufig. Zum Empfänger gibts erst ein
Blockschaltbild, soweit ich sehe.
Die Bauteile sind relativ neu, mit I/Q-Modulator und -Demodulator kann
man viele Modulationsarten ausprobieren, es soll ja auch als Ersatz für
das 20 Jahre alte "LinkTRX3" Konzept sein, die noch mit Quarzoszillator
für eine feste Frequenz ausgelegt waren und nur FSK konnte.
Sensor-Auswertung ist vorgesehen, mit einem AVR mit AD-Eingängen.
Versorgung nur über ein Kabel gibts nicht, aber die schnellen Daten (von
bis zu 75MB/s ist die Rede) laufen über ein Ethernet-Kabel, das CPLD
dazu ist im Schaltplan oben nicht zu sehen.
Dass die VCOs von Analog Devices vermutlich stärker rauschen als
Quarzvervielfacher, wurde im Vortrag angesprochen.
Als Gehäusegröße ist Europakartenformat geplant, also etwas größer als
bisher, TX und RX in getrennten Gehäusen entkoppelt.