Gast
#1654120
Hi allerseits, vielleicht kann mir ja einer von euch einen Tipp geben, was das hier in Verilog bewirkt:
1 | |
2 | |
kommt dabei (in VHDL Syntax) raus: a) x="11111111" b) x="00000001" Danke schon mal im Vorraus!
Gast
#1654382
probiers aus
Moritz schrieb: ... > a) x="11111111" > b) x="00000001" ... Ich tippe auf a). Kannst du mal erklären wie du auf b) kommst?
> Kannst du mal erklären wie du auf b) kommst?
In C wäre !0 == 1,
aber ~0 ist auch dort z.B. bei char 11111111
Antwort schreiben
Bitte melde dich an, um einen Beitrag zu schreiben.