Ich sehe mir gerade Buszugriffe des Microblaze in der Simulation genauer an. Dabei fällt mir auf, dass ein Zugriff auf einen PLB-Slave (RS232 Uart Lite) parallel auch auf dem LMB-Bus ausgeführt wird. Der Microblaze pollt z.B. ständig das Statusregister des RS232-Slave um zu überprüfen, ob in das Tx-FIFO ein weiteres Byte hinein geschrieben werden kann. Nach meinen Verständnis sollte diese Operation ausschließlich auf dem PLB stattfinden, da dort auch der Slave angeschlossen ist. Statt dessen wird dieselbe Adresse auch am BRAM am DLMB abgefragt. Das verstehe ich nicht so recht. Warum finden hier Zugriffe parallel statt?
Wahrscheinlich sind die Adressen direkt durchverbunden. Dafür sollten auf dem DLMB die Steuersignale nicht wackeln. Duke
Das tun sie! Es wird am Blockram sogar die Adresse des Uart Lite angelegt und ausgegeben. Der Ausgabewert des BLockram wird vermutlich vom MB nicht ausgewertet...
Könnte eine Optimierung des LMB-Timings sein, damit nicht soviele Adressen dekodiert werden müssen. Lesen schadet ja nicht...
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.