Problem mit Xilinx DCM

_GastGast_ Gast #1679958
Lesenswert?
• ▲
▼ 
Hallo,

ich hab ein FPGA-Board (SZ130-U00), das mit einem 3.686MHz Oszillator 
ausgestattet ist.

In der Doku heißt es, die Taktfrequenz wird über einen DCM noch 
vervielfacht.

Das Problem ist jetzt, dass aber der Xilinx DCM Core meckert, dass die 
Eingangstaktfrequenz mindestens 5MHz sein muss.

Ich benötige 5 * 3.686MHz (=18.43MHz). Kann ich als Eingangstaktfrequenz 
7,372MHz angeben und als gewünschte Taktfrequenz 36.86MHz und dann dem 
Eingang einfach nur 3.686MHz zuführen?

Oder kennt jemand andere Tricks?

Schöne Grüße,
GastGast
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Duke Scarring Gast #1680045
Lesenswert?
• ▲
▼ 
Da hat wohl jemand beim Design das Datenblatt nicht richtig gelesen 
(oder die DCM wird absichtlich außerhalb der Spezifikation betrieben).

Funktioniert denn Dein Workaround?

Hier noch ein paar Vorschläge:

1. Du guckst wie es in den (hoffentlich vorhandenen) Referenzdesigns 
gelöst wird.

2. Du instanziierst die DCM per Hand und gibst die entsprechenden 
Parameter mit. (z.B. CLKFX_MULTIPLY=5)

3. Du kontaktierst mal den Hersteller und fragst, wie er sich das 
gedacht hat.

Duke
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren