Forum: FPGA, VHDL & Co. Festpunktarithmetik-Frage


von _GastGast_ (Gast)


Lesenswert?

Irgendwie steh ich gerade auf dem Schlauch ...

ich hab folgendes:
1
signal a : signed(63 downto 0);
2
signal b : signed(17 downto 0);
3
signal c : signed(17 downto 0);
4
5
...
6
7
a <= a + b * c;

macht das ein Synthesewerkzeug eigentlich richtig, dass es das Bit17 auf 
die (nicht vorhandenen) Bits (63 downto 18) erweitert und dann erst auf 
das a aufaddiert?

Viele Dank für Hilfe!

Schöne Grüße,
GastGast

von _GastGast_ (Gast)


Lesenswert?

Ähh ... das Bit 35 auf die Bits 63...36 erweitert ... Nach der 
Multiplikation sinds ja 36Bit ...

von Thomas R. (Firma: abaxor engineering) (abaxor)


Lesenswert?

Hallo,

es wäre besser, wenn du mit einem resize selber dafür sorgst.

Tom

von Duke Scarring (Gast)


Lesenswert?

Vorausgesetzt Du verwendest ieee.numeric_std.all. Dann sind es nach der 
Multiplikation erstmal 35 Bit. Siehe auch hier:

http://www.eda.org/comp.lang.vhdl/FAQ1.html#4.8.1

Duke

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.