Gast
#1697345
>1. Power-up sequence: >Apply power between VCC and GND while RESET and SCK are set to “0”. >In some systems, the programmer can not guarantee that SCK is >held low during Power-up. In this case, RESET must be given a >positive pulse of at least two CPU clock cycles duration >after SCK has been set to “0”. hallo, eine frage zum isp programmieren von atmegas. so wie ich das datenblatt verstehe, muss der sck pin auf low sein bevor reset auf low geht. hierbei stelle ich mir nun die frage wie folgendes szenario am besten zu lösen ist. wenn nun im target ein programm läuft das den sck pin auf high zieht und der programmer muss den sck pin auf low ziehen, ist das ja ein kurzschluss. als möglichkeit sehe ich zwei wege: 1. am target den reset pin kurz auf low und wieder high setzen das, dass programm neu anläuft und die pins tristate sind. hierbei sehe ich allerdings das problem wenn die startup time des oszillators auf brownout gestellt ist und es somit keine reset verzögerung gibt. im worst case würde das bedeuten das target programm läuft sofort wieder an und stellt seinen sck pin auf high. 2. serien widerstand in die sck leitung das maximal 20mA fliesen. wie habt ihr das gelöst?