Gast
#1702110
Hallo, hab da ein paar Fragen an euch. Versuche derzeit einen Wandler von Analogaudio auf AES3 zu bauen. Ich habe nun vor mit einem Xilinx CPLD (XC9572) die Clocks für I²S zu generieren. Da ich die Samplingfrequenz für die Wandler variabel gestalten will, habe ich vor den CPLD als Slave mit einem Atmega als Master zu verbinden. Habe da an I²C gedacht. Wie kann ich nun zum einen die Taktteilung für I²S (Quarzoszillator 49,152 MHz) und die I²C Übertragung (100 kHz) unter einen Hut bringen. Mir ist aktuell nicht so ganz klar, ob ich einen der Clock Eingänge des CPLD`s für den Quarzoszillator und den anderen für die Clockleitung von I²S unabhängig voneinander verwenden kann. Gruß, Tobias