variables Array und Testbench

[Matthias K. (kruessi80)]

Hi,

habe mal wieder eine knifflige Frage mit umfangreichem Beispiel:
Es geht darum, für eine Testbench eine Datei auszulesen
und die Inhalte in ein variables Array zu übertragen, welche ich später
benötige um die Inhalte Stück für Stück abzuarbeiten.
Hierbei ist im Vorfeld nicht bekannt, wieviele Datensätze
in der Datei gespeichert sind. Wie könnte man sowas realisieren?

Bei folgendem Beispiel scheitere ich daran, dass in
der Testbench eine Größe für das Array angeben werden muss,
welche ich in dem Moment nicht kenne. (siehe unten).

Für Vorschläge wäre ich dankbar.

-- ------------------------------------------------------------------
-- file: frame_util_pkg.vhd
-- ------------------------------------------------------------------
library ieee;
use ieee.std_logic_1164.all;

package frame_util_pkg is

   -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- 
   -- Tx Data, Data_valid and underrun record
   type frame_typ is record
      bad_frame    : boolean;           -- does this frame contain an error?
      framelength  : natural;           -- length of data to send.
      gap          : natural;           -- gap before data will be send.
   end record;
   type frame_typ_ary is array (natural range <>) of frame_typ;
   
end package frame_util_pkg;

-- ------------------------------------------------------------------
-- file: FILE_READ_FRAME_V2_0.vhd
-- ------------------------------------------------------------------
library ieee;
use ieee.std_logic_1164.all;
use std.textio.all;

library tools;
use tools.frame_util_pkg.all;

entity FILE_READ_FRAME_V2_0 is
   generic (
      read_file         : string;
      );

   port(
      clk          : in  std_logic;
      clken        : in  std_logic;
      rst_n        : in  std_logic;
      frame_data_o : out frame_typ_ary --[frame_util_pkg]
      );
end FILE_READ_FRAME_V2_0;


architecture read_from_file of FILE_READ_FRAME_V2_0 is
   
   file stimulus : text open read_mode is read_file;

begin

   receive_data : process
      variable readLine_v     : line;
      variable myTyp_v        : frame_typ;
   begin

      while not endfile(stimulus) loop
         -- read data and control information from a file
         frame_data_o(INDEX) <= myTyp_v; --INDEX depending on content.
      end loop;

   end process;
end architecture;


-- ------------------------------------------------------------------
-- file: tb_read_frames.vhd
-- ------------------------------------------------------------------
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;

library tools;
use tools.frame_util_pkg.all;

entity TB_READ_FRAMES is
end TB_READ_FRAMES;

architecture test of TB_READ_FRAMES is

   constant C_RX_FRAMES        : natural := 10;
   constant C_TX_FRAMES        : natural := 10;
   ------------------------------------------------------------------------------
   -- component instantiation
   ------------------------------------------------------------------------------
   component FILE_READ_FRAME_V2_0
   generic (
      read_file         : string;
      );

   port(
      clk          : in  std_logic;
      clken        : in  std_logic;
      rst_n        : in  std_logic;
      frame_data_o : out frame_typ_ary --[frame_util_pkg]
      );
   end component;

   signal rst_n          : std_logic;
   signal clk            : std_logic := '0';
   signal data_rx_frames : frame_typ_ary(INDEX downto 0); -- <<--- HIER KRACHTS!

begin
   
   rst_n <= '0', '1' after 10 ns;
   clk <= not clk  after 10 ns;



   ------------------------------------------------------------------------------
   -- component declaration
   ------------------------------------------------------------------------------
   ALL_FRAMES : component FILE_READ_FRAME_V2_0
      generic map(
         read_file => "test.txt"
         )
      port map(
         clk            => clk,
         clken          => '0',
         rst_n          => rst_n,
         frame_data_o   => data_rx_frames
         );


end test;