FPGA und Flash

[Flasher (Gast)]

Hallo,

ich lese Daten aus einem Flash. Das ganze ist bei mir bisschen 
zeitkritisch.

Beim FPGA läuft ja alles parallel ab. Kann ich da sagen dass bei einer 
steigenden Flanke die Daten vom Flash abgelesen werden sollen und die 
Adresse vom Speicher erhöht wird.

Am Ende vom Prozess wären da noch die alten Daten oder wären die Daten 
nicht mehr lesbar durch die Adressänderung.

MfG

[MCUA (Gast)]

>Beim FPGA läuft ja alles parallel ab.
nein

[Christian R. (supachris)]

Du kannst mit der steigenden Flanke, mit der du die Daten vom Flash 
liest und im FPGA speicherst, den Adresszähler erhöhen. Da die Änderung 
der Adresse definitiv erst nach der Flnake passiert, liegen die Daten 
zur Flanke stabil an. Alles eine Frage des Designs und wenn´s dann 
haarig wird mit der Geschwindigkeit, eine Frage der richtigen Timing 
Constraints. Aber ein Flash ist im Normalfall um Größenordnungen 
langsamer als das, was ein FPGA so schafft....

[Flasher (Gast)]

Die Prozesse laufen parallel ab. Der Inhalt der Prozesse läuft 
sequentiell ab.
Wenn ich mich nicht täusche Werden ja die Werte erst am Ende des 
Prozesses aktualisiert.

Würde das also funktionieren?

[Christian R. (supachris)]

Innerhalb eines Prozesses läuft es nicht sequenziell ab. Das sieht nur 
durch die an C angelehnte Schreibweise bei VHDL so aus. Sequenziell 
läuft es, wenn das Ergebnis eines Prozesses in einem anderen Prozess 
etwas bewirkt. Prinzipiell würde das schon funktionieren, klar. Ist ja 
keine Hexerei.