Forum: FPGA, VHDL & Co. Terasic DE3 - Stratix III DDR2 IP-core


von phreak (Gast)


Lesenswert?

Hallo,

ich habe ein DE3 Board mit einem Stratix III FPGA. Auf dem Board gibt es 
einen Steckplatz für ein DDR2 RAM, welches ich ansprechen möchte.
Dazu habe ich im SOPC builder den High-Speed-DDR2-controller eingefügt 
und über den Avalon-Bus mit der CPU verbunden.
Das Design lässt sich auch kompilieren, allerdings funktioniert der 
RAM-Test (Bei dem Board waren Beispielprogramme dabei) nicht. Allgemein 
läuft wenn ich das RAM eingebaut habe der Nios nicht richtig, 
Beispielsweise funktioniert ein einfaches HelloWorld mit fprint nicht, 
bzw nur manchmal. Habe absolut keine Ahnung wo ich den Fehler suchen 
soll..
Oder gibt es ein Schritt für schritt Tutorial, wie ich das RAM (4x256Mb 
, 667, DDR2) zum Laufen bekommen?
Wenn ich den High-Speed-Controller II verwende bei den Ram einstellungen 
bekomme ich einen Fehler:
"Error: Bidirectional pins mem_clk[0] and mem_clk_n[0] with 
pseudo-differential I/O standard must either use differential input path 
or have the output buffer's OE set to VCC along with proper ACF."

bin für alle Tipps dankbar...

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.