Hallo, ich schreibe derzeit eine Seminararbeit zum Thema "Möglichkeiten der Hardware-Kompilierung" und dazu suche ich Möglichkeiten um aus Modellen oder anderen Sprachen VHDL zu erzeugen. Habe auch schon einige Sachen gefunden um z.B. aus Matlab/Simulink Modellen, C Code, Blockdiagrammen, Schematics und Automatengraphen VHDL zu generieren. Wollte jetzt hier nur nochmal nachfragen, ob jemand da zufällig noch was anderes zu weiß oder irgendein tolles Programm kennt, was hier reinpassen würde. Gruß, Suave
Meinst du mit Hardware-Kompilierung die Synthese? Wenn ja, dann würde ich lieber den Begriff Synthese verwenden, da Hardware nicht kompiliert wird... Soweit ich weiss gibt es in Quartus und/oder anderen FPGA-Tools die Möglichkeit sich was zusammenzuklicken woraufhin dann Hardware erzeugt wird. Vom Prinzip hast du das ja schon aufgelistet, wollte nur das Programm zu deiner Liste hinzufügen.
> da Hardware nicht kompiliert wird... der ist gut. > was zusammenzuklicken woraufhin dann Hardware erzeugt wird. der aber noch besser! Muss man da irgendwo Quarzsand in den PC schütten? Die Software hätte ich auch gern ;-)
sopc_builder heißt das Ding zum zusammenklicken, ich wüßte jetzt aber nicht, wo ich das in die Liste des OP einteilen sollte.
Such mal nach SpecC. Das ist eine Obermenge von ANSI-C und erweitert das um Konstrukte wie Pipelining, State-Machines etc... Diese Beschreibung kann dann sowohl kompiliert als auch synthetisiert werden (zumindest in der Theorie). Es gibt da als Beispielprojekt zum Beispiel einen MP3 decoder. Hier ist die URL: http://www.cecs.uci.edu/~specc/, da sind auch 2 Bücher mit angegeben, die nicht schwer zu verstehen sind. Die Idee von SpecC (und anderen Ansätzen) ist das sog. System-Level Design. Das könnte auch als Stichwort für Deine Suche dienen. Die Idee dahinter ist, dass man zukünftig nicht drumherumkommen wird den Grad beim Systemdesign auf eine höhere Abstraktionsebene zu bringen als es heutzutage der Fall ist, da man ansonsten nicht in einer vertretbaren Time-To-Market die Systeme aufgrund der gestiegenen Komplexität (zig Milliarden Transistoren auf einem Chip) nicht fertigbekommt. Man will also fertige Designs aus Spezifikationsbeschreibungen erzeugen. Das wird bei SpecC in der sog. SpecC Design Metholodgy berücksichtigt, welches Interaktion von verschiedenem IP recht generisch beschreibt. Ob das dann in Hardware oder Software implementiert wird ist ist dann erstmal egal. Viel Erfolg beim Seminar, Gruß, Micha.
Xilinx EDK/platgen, MyHDL. Wobei sich mir der (praktische) Sinn von MyHDL nicht erschliesst, ich finde es syntaxmässig ziemlich grauslig...
Nachtrag: In Quartus gibt es natürlich den SOPc-Dingens... Ich meinte jedoch ein Block Diagram/Schematic File, wo man Primitives, I/O und noch mehr Sachen einfügen und verbinden kann. Die Funktionsblöcke werden dann vor dem Einfügen über den Wizard konfiguriert, z.B. RAM-Größe usw...
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.