Forum: Mikrocontroller und Digitale Elektronik GDDR5: Warum zwei Taktsignale?


von Dicker Liebhaber (Gast)


Lesenswert?

Hallo Freunde,

ich bin gerade über ein Datenblatt von einem dieser komischen GDDR5 RAMs 
gestolpert und habe dazu eine Frage.
http://www.hynix.com/inc/pdfDownload.jsp?path=/datasheet/pdf/graphics/H5GQ1H24AFR(Rev1.0).pdf

Bei den Dingern werden offenbar zwei Takteingänge verwendet.
Einmal CK/#CK für die Kommandos und Adressen und WCK/#WCK für die Daten 
an sich.
Die Taktfrequenz für WCK ist offenbar immer doppelt so groß wie CK.

Warum werden denn zwei CLK-Signale zugeführt, wenn man auch CK aus WCK 
mittels Frequenzteiler erzeugen kann?

Das muss doch auch vom Layout her umständlicher sein, da die CLK-Signale 
ja auch differentiell ausgeführt sind?

von Mike B. (Gast)


Lesenswert?

Ich nehme mal an, das ist historisch/standardisierungsbedingt (JEDEC 
halt).
Eine andere Möglichkeit bestünde darin, dass die durch einen
Frequenzteiler bedingte Phasenverschiebung bei allen anderen
Signalen (Daten etc.) in Form von Laufzeitgliedern berücksichtigt
werden müsste ... macht wieder mehr Aufwand

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.