GDDR5: Warum zwei Taktsignale?

Gast #1761494
Lesenswert?
• ▲
▼
Hallo Freunde,

ich bin gerade über ein Datenblatt von einem dieser komischen GDDR5 RAMs 
gestolpert und habe dazu eine Frage.
http://www.hynix.com/inc/pdfDownload.jsp?path=/datasheet/pdf/graphics/H5GQ1H24AFR(Rev1.0).pdf

Bei den Dingern werden offenbar zwei Takteingänge verwendet.
Einmal CK/#CK für die Kommandos und Adressen und WCK/#WCK für die Daten 
an sich.
Die Taktfrequenz für WCK ist offenbar immer doppelt so groß wie CK.

Warum werden denn zwei CLK-Signale zugeführt, wenn man auch CK aus WCK 
mittels Frequenzteiler erzeugen kann?

Das muss doch auch vom Layout her umständlicher sein, da die CLK-Signale 
ja auch differentiell ausgeführt sind?
Gast #1761628
Lesenswert?
• ▲
▼
Ich nehme mal an, das ist historisch/standardisierungsbedingt (JEDEC 
halt).
Eine andere Möglichkeit bestünde darin, dass die durch einen
Frequenzteiler bedingte Phasenverschiebung bei allen anderen
Signalen (Daten etc.) in Form von Laufzeitgliedern berücksichtigt
werden müsste ... macht wieder mehr Aufwand

Antwort schreiben

Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt. Bitte hier nur auf die ursprüngliche Frage antworten, für neue Fragen einen neuen Beitrag erstellen.

Formatierung
  • [c]C-Code[/c]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.