Wie geht sowas ? Der LogicPort Analyzer kann bis 500MHz samplen (internal clock) dabei wird da ein Altera EP1C4F324C6 verbaut der wiederum maximal 405MHz takten kann (global clock) und PLL max. fout auch beim 405MHz liegt.
DDR ist das Zauberwort. Ich nehme an, die sampeln den Eingang mit DDR FlipFlops und erzielen so die doppelte IO-Geschwindigkeit. Im FPGA gehts dann erst mal mit doppelter BusBreite aber 1-facher Frequenz weiter.
Asche auf mein Haupt. Intronix schreibt auch "LogicPort provides 34 channels sampled at 500MHz" damit sind es 500MSs auf den I/Os gemeint und nicht 500MHz global clock.
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.