Zustandsregler wie implementieren? (AVR/ FPGA/ DSP/ diskret)

Gast #1795628
Lesenswert?

Hallo!

ich möchte ein entworfenes Zustandsregler-Modell "in Hardware" packen. 
Außerdem habe ich noch einen Teilstreckenbeobachter, also schon einige 
Funktionsblöcke.

Was meint ihr ist der einfachste Weg das in Hardware zu bekommen?

Analog mit Operationsvertärkern wär der beste Weg, weil ich dann 
tatsächlich zeitkontinuierlich wäre. Jedoch sind dort dann anpassungen 
schwierig.

In einen AVR packen hab ich mir auch schon überlegt, jedoch ist die 
Regelung dann Zeitdiskret und ich müsste mit ca 10kHz 
Aktualisierungsfrequenz arbeiten. Dort macht mir aber vermutlich der 
Takt des AVR ein Strich durch die Rechnung, weil Division / 
Multiplikation und sonstige Sachen (selbst optimal implementiert) 
niemals in 100-1000 Takten berechnet werden können.

Ein FPGA wäre auch noch möglich jedoch habe ich mit diesen noch nie 
beschäftigt, wäre also eine lange Einarbeitung nötig.

Noch andere Ideen?
#1795907
Lesenswert?

Wie aufwändig ist denn der Regler? Multiplikation geht mit vielen AVR 
auch in Hardware, braucht also selbst für 16Bit nur wenige Takte. Mit 
etwas Glück kann man die Divisionen auch durch Multiplikationen ersetzen 
oder per Lookup-table auflösen, z.B. wenn der Wertebereich stark 
eingeschränkt ist. Festkomma-Arithmetik ist dabei meiner Meinung nach 
Pflicht. Solche Möglichkeiten gibts für ziemlich viele Probleme, die 
erst mal nicht schnell genug implementierbar erscheinen. In 1000 Takten 
kann man schon ne ganze Menge machen.

Einen Zustands-Regler in Analoghardware kann ich mir nur schwer 
vorstellen, ich hätt da Bauchweh. Aber möglich ist es vermutlich.

Was für ein System willst du denn regeln? 10kHz ist natürlich schon ne 
Hausnummer. Kannst du die Systemgleichungen und den Regler hier 
reinstellen?

Gruß, Alex

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren