Xilinx ISE Design Suite 12.1

OP #1799525
Lesenswert?
• ▲
▼
Hi!
Ich arbeite gerade mit der Xilinx ISE Desing Suite 12.1 und bin da auf 
zwei Probleme gestoßen:

Wie sorge ich dafür, dass ein bestimmter Input/Outpur- Marker an einem 
bestimmten Pin liegt. z.b. PIN14?
Ich habe bis jetzt nur gefunden, dass man den Marker einfach umbenennen 
kann. (Zu P14 eben, aber da bin ich mir echt sehr sehr unsicher ob das 
stimmt.)

Meine zweite Frage ist, wie ich dafür sorgen kann, dass ein 
Ausgangssignal gleich an mehreren Outputs anliegt (um genau zu sein an 
32). Auf dem Bild sieht man mein Problem. Alles wird automatisch zu P15.

Ich arbeite mit dem XC2C128VQ100.


Wäre toll, wenn mir da jemand weiter helfen könnte

Schonmal liebe Grüße und Danke im voraus!
Jana
Angehängte Dateien:
OP #1799854
Lesenswert?
• ▲
▼
Vielen Dank für die Antworten bis jetzt!
Ich hab jetz ein wenig mehr probiert, aber klappen willl es noch nicht 
so ganz...

Oben habe ich den Plan mit Buffern erweitert.

Aber er meckert jetzt noch bei meier ucf Datei.

ERROR:ConstraintSystem - In file: fehlersammelkarte.ucf(4): Constraint 
'LOC' has
   a value '14' which is invalid. Use the following:
   Text that matches the regular expression: *i!:^(soft)|(hard)|(level)$
ERROR:ConstraintSystem - In file: fehlersammelkarte.ucf(4): Constraint 
'LOC' has
   a value '14', but the only acceptable values are one or more of the
   following:
   Text that matches the regular expression: *i:HARD
   Text that matches the regular expression: *i:SOFT

Das bei allen Pins durchgehend.

NET P14 LOC=14;

So sieht mein Kram ebenfür alle Pins aus. Muss da noch was anderes in 
der UCF Datei angegeben werden? Wie sieht eine denn überhaupt zum 
Beispiel aus?

Nochmal Danke für bekommene und zukünftige Hilfe
Grüße Jana
Angehängte Dateien:

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren