> Kann mir vllt jemand weiterhelfen?
Teile die Aufgabe in 2 Hälften:
1. vom PC zum FPGA
2. vom FPGA zum PC (einfacher)
> Wenn ich aber nun Daten vom PC an den FPGA schicke kommen
> keine wieder am PC an
Du solltest das vorher einfach mal SIMULIEREN. Nicht einfach so
halbfertig drauflosbasteln. Das wird garantiert nichts... :-/
> muss ich noch Protokoll oder so in VHDL implementieren?
Ja, das ist die Sache mit Startbit, Datenbits und Stopbit...
So sieht meine RS232-Verbindung aus:
http://www.lothar-miller.de/s9y/categories/42-RS232
BTW: du solltest deinen VHDL-Code besser formatieren...
1 | process (clockin , sigin, zahl)
|
2 | begin
|
3 | If clockin'event and clockin = '1' then
|
4 | if zahl = 5208 then -- (Baudrate 9600 bei 50 MHz)
|
5 | zahl <= 0;
|
6 | else
|
7 | zahl <= zahl + 1;
|
8 | end if;
|
9 | end if;
|
10 | If zahl = 0 then
|
11 | sigout <= sigin;
|
12 | end if;
|
13 | end process;
|
Und nicht kombinatorische und getaktete Teile in 1 Prozess
beschreiben...