Quartus: Falsche VCCIO Setting in nicht benutzter Bank - Problem?

[Matthias (Gast)]

Hallo,

ich will hier ein Design auf einem anderen Board laufen lassen, als das 
eigentliche Zielboard. Ich habe alle Ports weggenommen, die ich nicht 
brauche.

Jetzt stelle ich im Pin File fest, dass VCCIO Settings nicht mit der 
tatsächlichen Beschaltung zusammenpassen, auf dem Board sind 1.8V auf 
die fraglichen IO Bänke geschaltet und das gibt auch das pin File der 
Synthese des eigentlich für dieses Board gedachten Designs aus. Beim 
Vergleich der pin Files ist mir aufgefallen, dass bei der Behelfslösung 
diese Bänke als 2.5V angegeben werden. Ich nehme an, dass jetzt, wo kein 
Pin in dieser Bank ist und damit auch kein IO Standard vorgegeben der 
default Standard von 2.5V gewählt wird.

Die Frage ist: Kann das ein Problem sein? Die Beschaltung auf dem Board 
passt getesteter Weise. Aber kann es sein, dass der FPGA Schaden nimmt, 
wenn er da eine andere Spannung eingestellt hat?

lg
Matthias

[Harald F. (hfl)]

Du hast jetzt gar nicht geschrieben, won welcher FPGA-Familie die Rede 
ist. Lies mal im Datenbuch nach, da steht bestimmt genaueres zu dem 
Thema. By the way: Der default-IO-Standard lässt sich einstellen. 
Assignments > Device > Device and Pin Options > Voltage. Und ein Pin 
nimmt dann Schaden, wenn Du ihn außerhalb der Spezifikation betreibst, 
also wenn z.B. eine Spannung außerhalb der zulässigen Grenzen anliegt.

[Matthias (Gast)]

Hallo,

sorry, es handelt sich um einen Stratix III. Derzeit stehe ich auf dem 
Standpunkt, dass die Spannungen auf dem Board ja passen, also wird auch 
nichts schiefgehen. Blöd wäre es, wenn VCCIO, die von Quartus für 
identisch gehalten werden, intern zusammengeschalten werden, da könnten 
dann nach meinem Verständnis doch noch falsche Spannungen 
aufeinandertreffen. Aber das will ich mal nicht glauben, dass es so ist.

lg
Matthias

[Matthias (Gast)]

Also gut, geraucht hats jedenfalls nicht, also dürfte es gut gegangen 
sein :) .

lg
Matthias