Analogdaten effektiv Resampeln

Du brauchst ein Resampling-Filter, welches in einem Zwischenschritt 
sozusagen "Analogdaten" erzeugt, die dann wiederum neu gesampelt werden. 
Daher auch die Frage nach der max Frequenz. Darauf muss das AA-Filter 
abgestimmt werden.

>Ich bekomme kein vernüftiges Teilerverhältnis hin, muss also resampeln.
Nun ja, das gilt nur, wenn die Frequenzen von aussen kommen und jittern. 
Wenn Du beide Takte intern erzeugen kannst, oder wenigstens die eine 
Frequenz aus der anderen ableiten darfst, kannst Du so vorgehen, daß Du 
mit einer PLL im FPGA beide Takte erzeugst, den Gebertakt einsampelst 
und mit einem Zähler einen Offset (als Zeit) ausrechnest, mit dem Du 
dann den zweiten verzögerst.

Hier ist eine Taktableitung (händisch erzeugt).

Ausgangsfrequenzen durch 100:
61500    73800     175000
  615      738       1750

Vereinigung von 1+2
  *6        *5
3690   3690

/10
369        369    *   175   = 64575 (x 1000)


OSC : 64575000 = 64.5xx MHz

1.) Teiler 369 -> 175000 kHz

dann 64575000 über PLL  *6 /35 -> 11070000

2a) 11070000 / 150 = 73800
2b) 11070000 / 180 = 61500

oder so ähnlich...

Wenn beide Takte zwar jittern, sangfristig aber streng genau sind, 
hängst Du FIFOs davor.

@OP: Ja, du must neu sampeln.

@Harald: Der Sinn des Resampeln ist es ja gerade, diese Sprünge zu 
verhindern. Zwischen den beiden Takten, die du hast, besteht zwar keine 
Kontinuität, wohl aber ein zeitlicher Zusammenhang. Der zweite Takt 
nimmt sich einfach eine interpolierte Gleichung, die einen Wert für den 
aktuellen Bereich liefern kann (Spline oder X2), setzt die Zeit ein und 
erhält den Wert. Im Falle des Taktüberganges gibt es u.U. 2 Gleichungen, 
die parallel einen Wert liefern können.

Für einfache Fälle reicht eine Geradengleichung.