Hi,
nun also das nächste Problem:
Nachdem ich einen passenden Takt von 1,546MHz (TK) und 48kHZ (TF) für
den Anschluss eines DAC an den AT91SAM7A3 generiert habe möchte ich den
SSC Bus benutzen.
Dazu habe ich den SSC auf externen Takt eingestellt (sowohl TK als auch
TF stehen auf Input-only in TCMR bzw TFMR).
Leider funktioniert das ganze insofern nicht, als das der uC keine Daten
auf den TD Pin legt. Ich hatte anfangs mit interner Erzeugung von TK und
TF mittels Clock-Divider im uC gearbeitet. Das hat funktioniert.
Nun dachte ich mir, es gibt ja das TXSYN-Feld im SSC_SR-Register,
welches mir anzeigt ob die gesuchte fallende Flanke auf der TF-Leitung
erkannt wurde. Wenn ich mittels openocd und gdb mit dem uC verbunden
bin, dachte ich, müsste ich das SSC_SR Register ja lesen können, also:
1 | (gdb) print ((int)*(0x40))&(0x1 << 10)
|
2 | $9 = 0
|
0x40 ist die Adresse des SSC_SR, Bit 10 ist TXSYN.
Sollte ich das so lesen können? Wenn ja dürfte das ja bedeuten, dass der
uC das TF-Signal nicht erkennt. Womit ich wieder bei der Frage wäre, ob
mein Takt evtl doch noch nicht sauber genug ist...
Ideen dazu?
Gruß,
Julian