Hallo bzw. Guten Tag, Ich würde gerne einen schnellen ADC (250 MSPS) und einen schnellen DAC (600MSPS MSPS) aufbauen und mit dem Hirose FX2-100 Stecker an ein FPGA Development Board (S3E-1600) verbinden. Der Hirose FX2-100 hat 43 I/O Pins und davon 16 LVDS-Paare (also 32 I/O Pins). Für den ADC (ADS61B29) UND den DAC sind das zu wenig. Der ADC hat einen double data rate LVDS Ausgang, d.h. er benötigt nur 7 LVDS-Paare, also insgesamt werden (mit Single Ended Eingang) 25 Pins benötigt (Ausgeschlossen Stromversorgung), also bleiben für den DAC nur noch 18 Pins übrig. Da die meisten schnellen DACs einen LVDS-Input haben wollte ich fragen ob es rentabel ist die 14 LVDS-Eingänge zum DAC mit jeweils einem "Single Ended to Differential"-Konverter (wie dem AD8138) auszustatten, weil dann würde zum Beispiel der (MAX5890) nun genau 18 Pins benötigen oder wäre das wegen der hohen Geschwindigkeit völlig unbrauchbar? Mit freundlichem Gruß Sebastian
Hallo, gibt es hier keinen der mir sagen kann, ob noch annehmbare Signale zu messen sind, wenn man 14 "single ended to differential"-converter bei einem DAC mit 600 MSa/s verwenden
Vielleicht im FPGA- oder DSP-Forum. Hier sind hauptsächlich nur normale MC-Nutzer unterwegs, d.h. bis etwa 20MHz, dann ist Schluß. Bei 600MHz bleibt mir nur, viel Spaß beim Layout zu wünschen. Und froh zu sein, daß ich es nicht machen muß. Peter
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.