Hallo Forum, ich nutze den Altium Designer Build 9.4.xxx und erstelle gerade ein PCB Layout zu meinem Schaltplan. Dieser beinhaltet ein paar Taster, welche eine Montagebohrung zur Aufnahme der Druckkräfte mit einschließt. Ich habe für den Taster einen eigenen Footprint erzeugt, mit zwei TopLayer Pads für den elektrischen Anschluss und zwei MultiLayer Pads, die aber nur aus einem Hole bestehen und keinen Kupferring haben. Die beiden Bohrungen haben natürlich keinen Pin im Schematic Symbol. Soweit, so gut. Jetzt hat dieses Board aber eine Isolationsbarriere und ich habe per Blanket und Directice eine NetClass "ISO" im Schematic hinzugefügt. Eine DesignRule legt fest, dass Netze dieser Klasse 4mm Abstand zu anderen Netzklassen haben muss. Funktioniert auch bei den Leiterbahnen, Pads etc. Die beiden Montagelöcher haben aber jetzt kein Netz, keine Netzklasse, und liegen zu nahe an den Pads der Netzklasse "ISO". Wie kann ich den DRC für diese Bohrlöcher unterdrücken? Oder noch besser, wie erstelle ich eine Regel, die diese Bohrungen der richtigen Netzklasse zuordnet? Kann ich doch bestimmt schon im Footprint festlegen, oder? Danke für eure Tips und Erfahrungen, Ulminpoika
Angehängte Dateien:
-
DRC_Bohrl__cher.jpg
(190 KB)
