SMA Ports, welcher FPGA taugt? XUPV5-LX110T?

Virtex-5 MGT / MGX Manual lesen. Beispiele gibt es keine.

Gruß!

Hallo an alle

@Atze bei den Virtex5 nennen sich die Dinger GTP udn GTX

@sWeeR
Es gibt so gut wie Nix aus der Packung. Was mit relativ wenig Aufwand 
verbunden ist, ist im Coregen einen GTP zu parametrisieren, dann wird 
neben den Einstellungenn in Form von einer Instantierung noch ein IBERT 
Design erstellt, welches einen Loopback zwischen Transmitter und 
Receiver darstellt.
Auf der TX-Seite werden dann Pattern erzeugt und der Receiver prueft den 
Eingang...

Das Ding lebt und ist relativ einfach.
Ansonsten kann ich auch nur auf das UG196 verweisen.

Ein kleiner Tipm, wenn Du nicht mit Messequipment >40kEUR gesegnet bist, 
tust Du Dir einen Gefallen, wenn Du nicht versuchst dem Signal etwas 
sinnvolles abzugewinnen.
Du koenntest allenfalls versuchen die GTPs mit Oversampling bei Bitraten 
zwischen 100 und 500MBits/sec. zu fahren. Beispielcode ist noch 
seltener. Ggfls. findest Du was in der Videoecke wo auf den GTPs dann 
SDI Video mit 270Mbit/s gefahren wird.

Gruss

Vanilla

hallo,

danke für deine antwort aber das lesen des ug196 bringt mir gar nichts, 
ich habe es versucht, aber ich lerne besser über beispiele.

es gibt schon ein paar beispiele, aber sobald es um den gtp in 
verbindung mit dem 110T geht, finde ich einfach gar nichts.

mit dem coregenerator habe ich mal ein ip erstellt.

mit der implement.bat kann ich eine bitfile erstellen lassen, aber wie 
gehts weiter? wie bekomm ich die logik, die ich brauche da rein?

wenn ich versuche die miterstelle .xise im ise zu implementieren, hagelt 
es fehler (obwohl die erstellung über die implement.bat funktioniert 
hat)

habe es auch mit dem EDK probiert (import peripheral wizard, die .pf 
datei kann man dort importieren) aber auch dort hat es sehr schnell 
aufgehört spass zu machen...


es muss doch irgendwo eine schritt für schritt anleitung für den ISE 
oder EDK geben, um ein wrapper der mit dem coregen erstellt wurde, 
einzubinden und auch anzusprechen? oder zumindest, dieses example design 
zum laufen zu bringen (simulation & implementation)


grüße,
sWeeR

so wird das nix.

Erstelle mit dem Wizard ein GTP. Da wird auch eine Art "Billig-IBERT" 
als Beispiel erzeugt. Das IBERT-Zeug (das sind zwei VHDL-Dateien, eine 
heißt irgendwas mit rx.vhdl und eine irgendwas mit tx.vhdl) 
schmeisst du jetzt einfach alles aus dem Beispielcode raus und dann hast 
Du einfachen Zugriff auf tile*_rxdata_i und tile*_txdata_i (oder so 
ähnlich).

Du musst dich schon mit dem UG196 beschäftigen, sonst hast Du keine 
Chance. Aber erzeuge erst einmal ein Beispielprojekt und versuche zu 
verstehen, was da passiert.

Gruß!

PS: Erstmal solltest Du auch wissen, was man mit einem Bitfile macht. 
Das EDK würde ich komplett vergessen! Das ist der totale Holzweg.

PS: Die zu entfernenden und durch eigenen Code zu ersetzenden Dateien 
des IBERT heißen doch frame_check.vhd und frame_gen.vhd. Hab mich im 
Post oben vertan.

1. Enferne die Dateien
2. Entferne die Instanzierung im TopLevel
3. Schmeiss den ICON und VIO-Kram raus
4. jetzt hast Du ein Roh-RocketIO Projekt.

Gruß!