Wie sind SDRAMs organisiert?

Gast #145710
Lesenswert?
• ▲
▼
Hi

die Kopplung Register-Breite <-> Datenbusbreite existiert bei den
modernen x86-Prozesoren nicht mehr. Da sind noch ein paar Schichten
zwischen Rechenwerk und RAM. Und diese Schichten können das nach
belieben umsortieren.

Der Opteron kann ja schließlich auch mittels HT den Speicher seines
Nachbar-Opteron nutzen.

Matthias
Gast #145714
Lesenswert?
• ▲
▼
Das Speicherinterface aktueller PC-Prozessoren ist 64 Bit breit, auch
wenn diese keine 64-Bit-Prozessoren sind.
Das ist seit dem Pentium-1 so, der 486er hatte als letzter PC-Prozessor
noch ein 32 Bit breites Speicherinterface.

Dieses eigentlich zu breite Speicherinterface wurde eingeführt, um den
prozessorinternen Cache möglichst schnell mit Daten füllen zu können.

Speichermodule sind auch 64 (oder 72) Bit breit organisiert, allerdings
sind auch Einzelbyte-Zugriffe möglich.

Die letzten 32 (36) Bit breiten Speichermodule waren die sogenannten
"PS/2"-Module mit 72 Anschlüssen, die mit normalen DRAMs,
Fast-Page-DRAMs oder EDO-DRAMs bestückt waren.

Die 168poligen SDRAM-Module, wie sie mit dem Intel 430TX/VX-Chipsatz
(für Pentium-1) eingeführt wurden, sind 64 bzw. 72 Bit breit
organisiert.

Daran hat sich mit DDR-RAM und DDR-2-RAM auch nichts geändert.
Gast #145715
Lesenswert?
• ▲
▼
OK nehme alles zurück und behaupte das Gegenteil:
SDRAM und DDR sind 64 bzw mit ECC 72-bittig organisiert.
Googeln macht schlau, hab mir wohl seit PS/2 kein Datenblatt mehr
angeschaut...

Uwe

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren