Gast
#1946455
Hallo, ich habe auf einem ML505-Board von Xilinx testhalber mal einen Sinus-Generator in Verilog erzeugt, der mein Signal aus dem FPGA analog umwandeln soll. Als DAC verwende ich einen DAC5686 von TI. Das ist ein zweikanaliger 16-Bit DAC, bei dem ich umgewandelt auf dem einen Kanal einen Sinus und auf dem anderen einen Cosinus erwarte. Nun ist das aber so, dass ich aus beiden Kanälen ein und das selbe Signal bekomme, obwohl ich (schon gemessen) andere Zahlenwerte an den Biteingängen habe. In der Simulation hat es eigentlich soweit gepasst und auch am Eingang des DAC messe ich die richtigen Werte. D.h. ich müsste den DAC nun auch so einstellen, dass er mir beide Signale die ich haben möchte auch richtig, also um 90° phasenverschoben, liefert. Habe schon alle erdenklichen Einstellungen probiert: 2-Komplement ist eingestellt, DAC Coarse Gain auf Maximum usw. ich hoffe, dass mir jemand bei diesem Problem helfen kann.
