AVNET Xilinx Spartan 6 LX16 Evaluation Kit / LPDDR ansprechen

[Studentle (Gast)]

Hallo,

ich habe da ein Problem, und möchte mich vergewissern dass ich das 
richtig aufgefasst habe.

Bin gerade dabei mich mit FPGAs vertraut zu machen und habe von AVNET 
das Spartan 6 LX16 Evaluation Kit 
http://www.em.avnet.com/evk/home/0,1707,RID%253D0%2526CID%253D56349%2526CCD%253DUSA%2526SID%253D32214%2526DID%253DDF2%2526LID%253D32232%2526PRT%253D0%2526PVW%253D%2526BID%253DDF2%2526CTP%253DEVK,00.html

Als Software nutzte ich zum einen die ISE 12.3 Webpack und Altium 
Designer.

Einfache Schaltungen laufe auch wunderbar...

Nur würde ich gerne den DDR Speicher ansprechen. Nun habe ich aber ein 
Problem: Altium Designer unterstützt im Wishbone / OpenBus nur SDRAM.

Mit dem Xilinx MIG kann ich zwar einen LPDDR Controller generieren. 
Bekomme aber nur eine simulation ausgespuckt?!

Ist das so richtig?

Habe ich mir jetzt für teures Geld ein FPGA Board zuglegt und müsste 
jetzt noch einmal eine Mange Geld für einen LPDDR IP Core einwerfen?

Vielen Dank für eine Antwort

[Johann (Gast)]

So viel ich weiß kannst Du einen MIG-IP-Core erstellen. Diesen kannst Du 
dann mit dem Import Wizard von Altium Designer benutzen.

Ich habe früher auch den Altium Designer und ISE verwendet um FPGAs zu 
programmieren. Jedoch habe ich es vor 1 Jahr ausgegeben. Immer diese 
Probleme mit dem Import von IP-Cores oder der schlechten Simulation, die 
zudem noch sehr langsam war und öfters mal nicht funktioniert hat.

Ich hatte dann Modelsim als Simulationstool eingebunden, dies war jedoch 
sehr aufwendig, da es damals so gut wie keine Dokumentation gab.

Jetzt arbeite ich mit ISE. Ist zwar noch einiges zu machem beim ISE 
jedoch kann man damit inzwischen sehr gut arbeiten. Ich verwende die 
Version 11.4.

[Studentle (Gast)]

Hallo Johann,

vielen Dank für deine Antwort.

Also der MIG ist mir bekannt, und kann auch einen Speicherkontroller 
generieren. Nun habe ich einen Haufen *.vhd Dateien und versuche aus 
diesen schlau zu werden (bzw die "Main" Entity zu finden).

Und der Import mit Altium ist so eine Sache, da ich den TSK3000 nutzte 
benötige ich ja eigentlich einen Wishbone <-> (LP)DDR Controller.

Ich habe mich inzwischen auch mal bei OpenCores umgesehen. Hier gibt es 
doch den einen odern anderen Interessanten Core. Ich sehe schon das gibt 
noch eine Menge arbeit.

Da du gerade ModelSim erwähnst, wenn ich das richtig sehe, ist ModelSim 
nicht mehr frei verfügbar, und wurde von Xilinx durch ISim ersetzt !?

Für VHDL bin ich mit dem Altium soweit zufrieden. Doch mit Verilog sieht 
es ja im AD noch schlecht aus (Release 10 soll's dann richten).

Sollte ich Erfolg haben werde ich auf jeden Fall berichten...

thx

[Anguel S. (anguel)]

Ja der MIG ist viel Arbeit, man muss sich die Doku gut durchlesen und 
verstehen um überhaupt die Designs zu verstehen. Der generierte code ist 
auch nicht gerade so, dass man daraus VHDL/Verilog lernen kann. Aber mit 
FPGAs ist eben alles sehr aufwendig. Man arbeitet hier auf HW-Niveau und 
es klappt fast nichts auf Anhieb und die Zusammenhänge sind extrem 
komplex - man entwickelt eben Hardware. Man muss schon sehr viel Zeit 
und Nerven investieren. Plug & Go gibt es hier nicht. Man sollte deshalb 
nur dann auf FPGAs zurückgreifen, wenn ein Mikrocontroller die Aufgabe 
nicht lösen kann.