paralleler speicher

Also ich hab wirklich gar keine Ahnung über RAMs aber
aus dem Datenblatt lese ich:

Schreiben:
1. Adresse & Daten anlegen
2. CE und OE auf low ziehen

Lesen:
1. Adresse anlegen
2. CE und OE auf low ziehen
3. Daten lesen

Korrigiert mich bitte jemand wenn das falsch ist.

Sorry, vertippt, sollte natürlich heissen:

Schreiben:
1. Adresse & Daten anlegen
2. CE und WE auf low ziehen

Wo ist das Problem? Sieh' Dir die Timingdiagramme auf Seite 7 des
Datenblattes an; der Read Cycle No. 2 und der Write Cycle No. 1
beschreiben eigentlich alles wesentliche.

Adressieren und Auslesen "überschneiden" sich nicht, da getrennte
Adress- und Datenleitungen verwendet werden.

Zum Lesen musst Du die gewünschte Adresse an die Adressleitungen
anlegen, /CE auf Low setzen, /OE auf Low setzen und einge Nanosekunden
danach liegen gültige Daten an den Datenleitungen des SRAMs an - also
viel schneller, als Dein PIC irgendwas machen kann. Sobald Du /OE
und/oder /CE auf high setzt, sind die Datenleitungen hochohmig, damit
liegen keine Daten mehr an.

Beim Schreiben musst Du die gewünschte Adresse an die Adressleitungen
und die zu schreibenden Daten an die Datenleitungen anlegen. Danach
setzt Du /CE auf Low, setzt /WE auf Low und dann wieder auf High. /OE
darf während des Schreibzugriffes nicht aktiv (low) werden.

ahhh!!

ok ich bin glaub ich ein idiot! jetzt wird mir dann schon einiges
klarer!! ok, danke! und falls ich wieder einen denkfehler habe, melde
ich mich :))


thx

Hmm mal nebenbei, gibts bei diesen timing diagrammen irgendeine Norm
oder ähnliches? Habe noch nicht viel damit zu tun gehabt.
Was bedeuten z.B. diese schraffierten Flächen und so?
Das einzige was ich daraus lesen kann, ist ob die Leitung low oder high
ist :(

die schraffierten Fläschen sollen den Übergang von einem Pegel zum
anderen anzeigen, die Pegeländerung ist also zeitlich nicht exakt
bestimmbar.

Gruß Hagen