Altium Clearance Constraint ATMega16 44A_M

Gast #1971178
Lesenswert?

Guten Abend,
Ich bekomme in meinem Design mit einem ATMega16AU und dem ausgewählten 
Footprint 44A_M aus der Atmel Library ständig Clearance Constraint 
Violations
1
Clearance Constraint: Between Pad U5-2(4870.984mil,2004.409mil)  Top Layer And Pad U5-1(4902.48mil,2004.409mil)  Top Layer
denen zu Folge zwischen zwei Pads weniger als 10mil Platz wäre. Ist das 
normal und gehört ignoriert ? Oder liegt der Fehler etwa wo anders ?

Danke schon Mal und Grüße
Paul
#1971616
Lesenswert?

Snap Grid: 5mil
E. Grid: 0.5mil

An den Pads der Atmel Lib habe ich nichts geändert. Aber ich meine laut 
dem Datenblatt dürfte im Footprint keine "Pad Clearance" von kleinen 
0,254mm auftreten. Oder sind die von Atmel vorgeschlagenen 
Footprint-Pads immer deutlich größer als die Pins des Prozessors ?

Grüße
Gast #1972404
Lesenswert?

Hört auf mit Altium zu basteln!
Das Tool ist zu mächtig. Wenn schon solche "Grundlagen" Fragen kommen. 
grrrr

Oder nehme den Altium Support in Anspruch und schaut in die 
(umfangreiche) Doku.

Oder Eagle und Co! Ist einfacher.


Jupp
#1972449
Lesenswert?

Genug Zeit für solche Kommentare und keine Zeit, Andere ein Wenig am 
unendlichen eigenen Wissensschatz teilhaben zu lassen.

Eventuell liegt es ja im entferntesten im Bereich des Möglichen, dass 
bestimmte nicht näher zu beschreibende Personen nicht am Einsatz solcher 
"Monster-Tools" vorbei kommen.

Sollte es sonst noch Unwissende geben:
Im Polygonmanager (Tools > Polygon Pours > Polygon Manager) kann man 
entsprechende Regeln für jedes Polygon einzeln einrichten (Create 
Clearance Rule...)

Grüße
Paul

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren