mikrocontroller.net

Forum: Platinen Altium Clearance Constraint ATMega16 44A_M


Autor: PP (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Guten Abend,
Ich bekomme in meinem Design mit einem ATMega16AU und dem ausgewählten 
Footprint 44A_M aus der Atmel Library ständig Clearance Constraint 
Violations
Clearance Constraint: Between Pad U5-2(4870.984mil,2004.409mil)  Top Layer And Pad U5-1(4902.48mil,2004.409mil)  Top Layer
denen zu Folge zwischen zwei Pads weniger als 10mil Platz wäre. Ist das 
normal und gehört ignoriert ? Oder liegt der Fehler etwa wo anders ?

Danke schon Mal und Grüße
Paul

Autor: Spess53 (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hi

Between Pad U5-2(4870.984mil,2004.409mil) ... was hast du denn für ein 
Bauteilraster. Und wie groß sind deine Pads?

MfG Spess

Autor: Zwölf Mal Acht (hacky)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Offensichtlich ist der verwendete Abstandkleiner wie der Eingestellte 
Minimalabstand fuer das Design. => Bei den Design Rules einstellen.

Autor: Paul P. (pommespaule)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Snap Grid: 5mil
E. Grid: 0.5mil

An den Pads der Atmel Lib habe ich nichts geändert. Aber ich meine laut 
dem Datenblatt dürfte im Footprint keine "Pad Clearance" von kleinen 
0,254mm auftreten. Oder sind die von Atmel vorgeschlagenen 
Footprint-Pads immer deutlich größer als die Pins des Prozessors ?

Grüße

Autor: Paul P. (pommespaule)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Also das verringern der minimum Clearance auf 7mil hat die Fehlermeldung 
verschwinden lassen. Allerdings ist der Abstand von GND-Polygon zu den 
Leiterbahnen natürlich auch nur noch 7mil. Das ist mir zu wenig. Kann 
man diesen Abstand irgendwo getrennt wieder erhöhen ?

Grüße Paul

Autor: Jupp (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hört auf mit Altium zu basteln!
Das Tool ist zu mächtig. Wenn schon solche "Grundlagen" Fragen kommen. 
grrrr

Oder nehme den Altium Support in Anspruch und schaut in die 
(umfangreiche) Doku.

Oder Eagle und Co! Ist einfacher.


Jupp

Autor: Paul P. (pommespaule)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Genug Zeit für solche Kommentare und keine Zeit, Andere ein Wenig am 
unendlichen eigenen Wissensschatz teilhaben zu lassen.

Eventuell liegt es ja im entferntesten im Bereich des Möglichen, dass 
bestimmte nicht näher zu beschreibende Personen nicht am Einsatz solcher 
"Monster-Tools" vorbei kommen.

Sollte es sonst noch Unwissende geben:
Im Polygonmanager (Tools > Polygon Pours > Polygon Manager) kann man 
entsprechende Regeln für jedes Polygon einzeln einrichten (Create 
Clearance Rule...)

Grüße
Paul

Autor: Jupp (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Falls du es noch nicht gemerkt hast- man kann in Altium für jeden "Furz" 
eine Design Rule erstellen!

Das ist ein "Betriebs" Konzept!

Jupp

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.