|
Anzeige
|
Ausgang vom OBUFDS auf Taktnetz setzen?
Gast
#1980880
Hallo, ich habe ein LVDS-Paar als Eingang an einem Spartan3A und möchte das Ausgangssignal des IBUFDS gerne auf einem Taktnetz haben. "CLK_DATA_IN" wäre hierbei das Signal was ich auf dem Taktnetz haben möchte, jedoch ist mir nicht klar ob oder wie das geht. Und den Ausgang erst wieder rauszuführen um ihn dann mit einem GCLK Pin zu verbinden kann ja irgendwie auch nicht die Lösung sein?
Gast
#1980885
Edit: Im Betreff sollte "IBUFDS" stehen.. Um auf ein Clock-Netzwerk zu kommen, brauchst du den IBUFGDS und eventuell einen BUFG dahinter.
Gast
#1986313
Hat soweit geklappt. Aber auch hier hätte ich wieder die Frage nach dem setzen der Constraints. Das "N" und "P" Signal sind ja hierbei die externen Signale, daraus wird mir dann ein Signal durch den IBUFGDS generiert. Dieses generierte Signal verwende ich z.B. zum ansteuern von FFs. Wie kann ich denn hierbei die PERIOD Constraints für das Ausgangssignal des IBUFGDS setzen? Oder funktioniert das, wie bei der DCM, von selbst bzw. durch das Werkzeug gesteuert? Einfach so angeben:
Gast
#1987176
So sollte es auch gehen:
Duke Geht natürlich auch. Meine Beispiele oben wurden vom PlanAhead erzeugt, der macht das für jeden CLK Pin einzeln. Es könnte ja auch ein asymmetrischer Quarzozillator sein, dann bräuchte der P meinetwegen 40% und der N 60% High.
Gast
#1987417
Jau danke, in der Art hatte ich das auch für meine erste clock (nicht differentiell) gesetzt. Ich hatte die Bedenken, dass sich die Constraints dann nicht auf den Ausgang des IBUFGDS beziehen da ja die differentiellen Eingänge in den Constraints eingetragen sind. Antwort schreibenBitte melde dich an, um einen Beitrag zu schreiben. |
Anzeige
|
