Problem: Ich möchte mehrere IC an die Hardware-SPI-Pins legen, aber eines hat kein CS: Ein Display, ein 4021 Schieberegister, ein 74595 Schieberegister und einen ADC. Der Ausgang des 4021 ist nicht abschaltbar - keine CS-Leitung (es hat einen Seriell-Parallel-Control-Pin, aber wenn man es auf Parallel stellt, wird der Ausgang nicht tristate). Deshalb wollte ich vorgehene, wie man sonst manchmal bei Doppelnutzung mit ISP vorgeht: 4K in die MISO-Leitung vom 4021, so dass die anderen MISO-Ausgänge den Pegel "überstimmen". Meine Fragen dazu wären: - Reduziert so etwas die Geschwindigkeit? Das grosse Display dürfte am 16MHz ATMega sowieso langsam sein. Hardware-SPI sollte deshalb so schnell wie möglich laufen. - Wäre es bessser, ein 3-State-Buffer-IC hinter dem 4021 zu verwenden? Ich habe bei RS das SN74AHC1G125DCK gefunden, dessen Output-Enable-Leitung ich nur mit Seriell-Parallel-Signal verbinden müsste.
Frohes Neues, hätte da ein anderen Vorschlag. Man könnte doch in die clock leitung ein Transistor einsetzen. Das wäre dann doch praktisch wie eine cs leitung. Ohne clock passiert dann ja nix mehr. Gruß Daniel
Der Widerstand in der MISO Leitung wird die maximale Geschwindigkeit mit dem 4021 wohl etwas reduzieren. Wie viel hängt vom Aufbau ab, aber die anderen Chips werden einiges an Kapazität haben. Für die anderen Chips könnte es ein paar Störungen geben, vermutlich aber nicht nennenswert so das man da langsamer werden muss. Ein Alternative zum Tristate Puffer wäre ein CMOS Schalter oder ein MOSFET mit separatem Substratanschluss (z.B. BSS83).
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.