Wie 200MHz und mehr für CPLD erzeugen

OP #2004321
Lesenswert?

Ah vielen dank für den Tipp...

Gibt es eigentlich auch PLL's mit festem Multiplikator? So das man diese 
nicht erst konfigurieren muss...

Oder ist die Idee... Man lässt die PLL zuerst unkonfiguriert und heraus 
kommt (bei der PLL) die eingangs Frequenz... Damit versorgt man dann den 
CPLD... Dieser konfiguriert dann die PLL...

Und ab dann hat der CPLD maximalen speed
#2004495
Lesenswert?

Maximalen Speed ? Das ist eine relative Groesse. Die maximale 
Geschwindigkeit ist abhaengig vom Design. Ein synchroner 32bit Zaehler 
ist langsamer wie eine 8 bit Tabelle. Ich wuerde den clock nicht ueber 
das CPLD/FPGA konfigurieren. Das waere schwierig zu debuggen. Ich hab eh 
immer einen Controller an Board.

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren