Hallo,
ich führe auf einem Virtex5 eine Multiplikation durch. Hierfür
instanziiert ISE automatisch ein DSP Slice. So weit, so gut...
An beiden Multiplier-Eingängen befindet sich ein Register. Jetzt bekomme
ich von ISE folgende Meldung:
1 | Found pipelined multiplier on signal <s_mult_out>:
|
2 | - 1 pipeline level(s) found in a register connected to the multiplier macro output.
|
3 | Pushing register(s) into the multiplier macro.
|
4 |
|
5 | - 1 pipeline level(s) found in a register on signal <s_mult_in_var>.
|
6 | Pushing register(s) into the multiplier macro.
|
7 |
|
8 | - 1 pipeline level(s) found in a register on signal <s_mult_in_const>.
|
9 | Pushing register(s) into the multiplier macro.
|
10 |
|
11 | INFO:Xst:2385 - HDL ADVISOR - You can improve the performance of the multiplier Mmult_s_mult_out by adding 1 register level(s).
|
Ist mir auch recht...
Leider werden jetzt jedoch diese Register bei der Timing-Analyse gar
nicht brerücksichtigt. Im Timing-Report sehe ich einen Pfad, der vor dem
einen Register beginnt und am Multiplier-Ausgang endet. Warum ist das
so?