Gast
#2016498
Hallo Hat jemanden ein Ahnung was für ein Schalter VHDL Code hier unter für geeignet ist? Ich dachte das sollte für ein „4-to-2 encoder“ sein…..aber mein Freund glaubt das nichts. Danke in voraus /Peter architecture rtl of D2b is begin process (Ma, Mb, Mc, Md) variable out_vector : std_logic_vector(1 downto 0); begin if Ma= ’1’ then out_vector := ”11"; elsif Mc = ’1’ then out_vector := ”10"; elsif Mb = ’1’ then out_vector := ”01"; elsif Md= ’1’ then out_vector := ”01"; end if; A1 <= out_vector(1); A0 <= out_vector(0); end process; end D2b;