Lattice XP - Selbstbau-Harware zur Konfiguration?

[csv (Gast)]

Ich habe mal vor einiger Zeit irgendwo gelesen, dass es relativ einfache 
Programmer für FPGAs aus der XP-Serie gibt, die nur aus einigen 74xx an 
der parallelen Schnittstelle bestehen. Ich bin nun auf der Suche nach 
einer Schaltung hierfür, da ich es praktisch finde, wenn bei 
Experimenten der FPGA direkt am PC hängt.

[hp-freund (Gast)]

Hinter dem .com bitte noch ein .cn anhängen, sonst wird der link als 
Spam abgelehnt.

www.fpga.com/lattice/lattice_cable.pdf

http://elm-chan.org/works/avrx/lattice.png

[csv (Gast)]

Danke, sieht sehr vielversprechend aus.
Braucht man dazu spezielle Software oder reicht Isplever?

PS: Der zeite Link geht bei mir nicht.

[hp-freund (Gast)]

Laut:
http://www.latticesemi.com/lit/docs/brochures/isplever_bro.pdf

soll das Kabel für Isplever funktionieren.

Bei mir geht der zweite link. Kannst Du sonst png Dateien darstellen?

[csv (Gast)]

hp-freund schrieb:
> Kannst Du sonst png Dateien darstellen?

Klar. Ich werde beim Öffnen des Links jedesmal auf yahoo.com umgeleitet.

[hp-freund (Gast)]

Nimm den link genau so wie er ist. Kein www.

http://elm-chan.org/works/avrx/lattice.png

[Mathi (Gast)]

hp-freund schrieb:
> Nimm den link genau so wie er ist. Kein www.
>
> http://elm-chan.org/works/avrx/lattice.png

Der Link funktioniert bei mir auch nicht. Man landet bei Yahoo.

[Mathi (Gast)]

Sorry für den Doppelpost.

Nimm http://elm-chan.org/works/avrx/report_e.html
und dann unten ist der Link auf das Bild.

[csv (Gast)]

Bei mir funktioniert es inzwischen, offenbar weist die Seite sämtliche 
Zugriffe auf Dateien ab, wenn man einen anderen Referrer hat.
Werde das Kabel mal bauen, geht das auch für AVR's? Verwundert mich 
etwas, dass bei der rechten Stiftleiste was von AVR ISP steht.

[Lattice User (Gast)]

csv schrieb:
> Werde das Kabel mal bauen, geht das auch für AVR's? Verwundert mich
> etwas, dass bei der rechten Stiftleiste was von AVR ISP steht.

Geht, mit der Software die in Mathi's Link beschrieben ist.

Zur Pinbelegung der Lattice JTAG Ports und welche Signala für die 
CPLD/FPGA Versionen gebraucht werden siehe Tabellen 2 und 3:

http://www.latticesemi.com/lit/docs/devtools/dlcable.pdf

[Steffen (Gast)]

Ich hab mir mal so einen Programmer gebaut