ADC: Sampe & Hold Time - wie groß wählen? Wovon abhängig?

[Sampler (Gast)]

Hallo zusammen!

Ich habe mal eine Frage zur Sample & Hold Time bei einem ADC.

Wonach wähle ich diese aus?
Ich benutze den internen 12-Bit-ADC vom MSP430 und lasse ihn mit dem 
ADC-internen Oszillator laufen (~5MHz).

Jetzt kann ich die Sample & Hold Time zwischen 4, 8, 16, ..., 1024 
Clock-Cycles wählen.

Wonach genau richtet sich das? Ich habe gelesen, dass ich di S&H-Funtion 
dazu nutze, um mein Eingangssignal für den Wandlungsprozess konstant zu 
halten. Aber welcher Unterschied ist nun bei einer kürzeren/längeren 
Zeit?

Messen tue nur DC-Werte (Temp-Sensor, Versorgungsspannung, ...)

Kann mir das einer vielleicht erklären?

Danke!

[U.R. Schmitt (Gast)]

Ich kenne den MSP430 nicht im Detail,
aber das macht eigentlich nur Sinn, wenn ich die Wandlungszeit 
entsprechend variieren kann. z.B. um höhere Genauigkeit zu erreichen.
Ansonsten allgemein. Der Hold muss genau solange aktiv sein wie die 
Wandlung läuft.

[Sampler (Gast)]

Ist es denn besser, die S&H-Zeit weniger oder mehr CLK-Cycles zu wählen?

[Jutta (Gast)]

>Ist es denn besser, die S&H-Zeit weniger oder mehr CLK-Cycles zu wählen?

In einem guten Datenblatt wird der Zusammenhang zwischen Wandlungszeit 
und ADC-Fehler eigentlich angesprochen.

Wegen Leckstromeffekten nimmt in der Regel der Offset-Fehler mit 
längeren Wandlungszeiten zu. Andrerseits muß der Sample-Phase genug Zeit 
eingeräumt werden, damit der Treiber auch einschwingen kann. Ein 
schneller OPamp schafft ein Einschwingen auf 0,01% in 1...2µec.

[Sampler (Gast)]

So - guten morgen!

Also ich habe mich jetzt mal durchs Datenblatt gelesen.

Die wichtigsten Punkte habe ich jetzt mal als Bild mit angehängt, da ich 
hierzu noch ein paar Fragen habe und hoffe, dass mir das vielleicht 
jemand erklären kann.

Es geht nach wie vor um die Sample&Hold-Time.

Ich benutze eine externe Quelle für den ADC12CLK: 1.8432MHz

Laut Datenblatt berecnet sich die Conversion-Time "tCONVERT" dann zu:

tCONVERT = 13 * ADC12DIV * (1/fADC12CLK)

Mein Takt ist wie gesagt 1843200Hz, keinen Teiler, also ADC12DIV = 1
Somit ergibt sich für meine Conversion-Time:

tCONVERT = 13 * 1 * (1/1843200) = 7.05295139us

Jetzt geht es um die Sampling-Time für das S&H-Glied. Dieses kann ich 
von 4 - 1034 ADC-Clock-Cycles einstellen.

Jetzt könnte ich ja erstmal sagen, dass 1 Taktzyklus

T = (1/f) = (1/1843200) = 542.53472ns

lang ist und ich somit eine minimale Hold-Zeit von

(7.05295139us / 542.53472ns) = 13

Takten bräuchte, damit mein Wert die Hold-Zeit über gehalten wird.

Aber was ist mit dem "Sample" im S&H? Wie ist die Zeit. Hier habe ich 
noch weiter die Info mit tSAMPLE gefunden, aber hier komme ich jetzt 
nicht weiter. Hier wird als Beispiel ein Serienwiderstand von 400R, ein 
Innenwiderstand von 1000R und eine ingangskapazität von 30pF angegeben. 
Einige Seiten vorher war jedoch der Eingangs-MUX-Widerstand schon 2000R.
Ebenso benötige ich den Widerstand des Treibers am Eingang....ein OP.
Ich verstehe jetzt diese ganze Samle-Zeit-Geschichte nicht so.

Angeschlossen ist an den ADC-Eingang ein OPA336, welcher einen 
Temperatur-Sensor auswertet. In seinem Datenblatt kann ich aber nichts 
zum Ausgangswiderstand finden - lediglich der Kurzschlussstrom ist 
vermerkt. Soll ich mir den Widerstand jetzt damit selber errechnen?

Im Grunde genommen möchte ich nur wissen, wie hoch ich die S&H-Takte 
einstelen soll und das ganze natürlich auc noch verstehen.

Bitte helft mir da mal, ich komm nicht weiter.