mikrocontroller.net

Forum: FPGA, VHDL & Co. Import peripheral mit CoreGenerator IP in UserLog.


Autor: Ütze (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ich benutze ISE / EDK 12.3 und versuche, einen peripheral Core mit 
instanziiert CORE Generator-IP-Core (Netzliste) in user_logic.vhd zu 
importieren.

Die BBD-Datei ist in dem Ordner data, und die Netzliste des Kerns sind 
im netlist Ordner. Die MPD-Datei scheint richtig zu sein:

# # Optionen für Peripheriegeräte
OPTION IPTYPE = Umfangskraft
OPTION IMP_NETLIST = TRUE
OPTION HDL = MIXED
OPTION IP_GROUP = MicroBlaze: PPC: USER
Option style = MIX
OPTION RUN_NGCBUILD = TRUE

Im XPS
ERROR:NgdBuild:604 - logical block 'daf_0/daf_0/USER_LOGIC_I/my_fifo' 
with type 'fifo' could not be resolved. A pin name misspelling can cause 
this, a
missing edif or ngc file, case mismatch between the block name and the 
edif
or ngc file name, or the misspelling of a type name. Symbol 'fifo' is 
not
supported in target 'spartan6'.

Ich habe ausprobiert, das box_type Attribut für die instanziierte 
Komponente (user_)black_box zu setzen, aber das half auch nicht.

Hat jemand eine Idee?

Autor: Duke Scarring (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Irgendwo in den Quellen steht:
my_fifo : fifo
 port map (

Wo und wie ist denn fifo definiert? Also Quelltext, als Core?

> Ich habe ausprobiert, das box_type Attribut für die instanziierte
> Komponente (user_)black_box zu setzen, aber das half auch nicht.
Ne, weil es schon eine black box ist. Translate fällt auf, das es auf 
dem Spartan 6 keinen fertigen fifo gibt und meckert rum.

Du must den fifo noch irgendwie zum Projekt hinzufügen.

Duke

Autor: Ütze (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
"Wo und wie ist denn fifo definiert? Also Quelltext, als Core?"

Der fifo ist mit dem CoreGenerator erstellt und im ISE-Projekt als .xco 
eingebunden. Im ISE kann ich mit dem Projekt auch problemlos ein 
Bitstream generieren. Das Projekt importiere ich dann 
(HDL+Netlist)mittels der .xise Datei. Die HDLs werden automatisch 
gefunden, die .ngc des fifo muss ich im Wizzard per Hand auswählen. Im 
HDL Ordner des reimportierten pcores findet sich die vom CoreGenerator 
erzeugte fifo.vhd.

"Ne, weil es schon eine black box ist."

Davon war ich ausgegangen, war noch ein versuch, da mir langsam die 
Ideen ausgehen.

Autor: Ütze (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
ZusastzInfo für Leute mit gleichem Problem:

Ich bin gerade über eine quick'n'dirty Lösung gestolpert. Wenn man die 
.ngc des generierten Cores in den implementation Ordner des 
XPS-Projektes kopiert, kann der bitstream erstellt werden.

Maybe bug im CIP-Wizard?

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.