Gast
#156274
Hallo, vorweg sei gesagt, dass ich mit PonyProg arbeite. Dort habe ich dann diesen Schaltplan gefunden: http://www.lancos.com/e2p/avrisp-stk200.gif Diesen habe ich im moment im Betrieb, jedoch mit einer kleinen Änderung. Hab den 74*244 nicht eingebaut. Jetz hab ich letztens das SPI in Betrieb genommen und muss nun immer den ISP Stecker abziehen, da der LPT wohl dazwischenfuscht (Hab natürlich auch keine Widerstände in Reihe zu MISO, MOSI und CLK grins) Jetz wollte ich das ganze mit dem 244 aufbauen. Wenn ich das richtig verstanden hab, zieht Ponyprog vor'm Programmieren Pin 4 und 5 am LPT auf LOW, damit der Buffer aus seinem Z-Zustand rauskommt. Nun sind die Programmierleitungen aktiv. Meine Frage ist eigentlich nur, sind die Bufferlines innerhalb des 244 gleich aufgebaut? Laut Datenblatt müssten sie es. Trotzdem komische Verdrahtung oben. Ich hab mir selbst einen kleinen "abgespeckten" Plan gebastelt: http://wayne.klinkerstein.m-faq.de/avr_isp.png Isses OK, dass RESET nur noch 2 Bufferlines bekommt ? (Wofür eigentlich 3 ? Damit beim Entladen des Kondensator in der R-C Startupschaltung nicht der Sink-FET im 244 kaputt geht?) Ich hab ansonsten den ganzen unwichtigen Kram rausgehaun. Wofür ist eigentlich der Pullup an der MISO Leitung beim Original Schaltplan? Gibts etwa AVR's die keine Push/Pull Logik haben, sondern nur einen Open Drain/Kollektor Ausgang ? Bei Push/Pull Logik sollte der 244 am Eingang ja ausreichende Pegel bekommen. PS: Nur nochmal nachgefragt: Wo ist der Unterschied zwischen 74HCT, LS, etc.. ?
